Вычислительный комплекс СМ 1425 [Автор неизвестен] (pdf) читать онлайн

УДК 681.3

В. С. Громов, В. Г. Мельниченко,
Б. И. Панферов, JI. М. Плахов,
Н. А. Снрота

ИНФОРМПРИБОР выпускает третье издание каталога Государственной системы
промышленных приборов и средств автоматизации (ГСП) под общей редакцией канд.
техн. наук В. А. Рухадзе.
Каталог издается в виде отдельных томов. Каждый том состоит из нескольких
выпусков, содержащих описание технических средств ГСП, объединенных по отдельвым измеряемым физифческнм величинам или выполняемым функциям в составе АСУТП.
Структура ката лого включает следующие тома:
Том 1. «Общее описание ГСП».
Том 2. «Средства получения информации о параметрах технологических процессов».
Том 3. «Средства локального контроля и автоматизации».
Том 4. «Средства централизованного контроля и регулирования».
Том 5. «Средства вычислительной техники».
Том 6. «Средства воздействия на процесс».
Том 7. «Типовые конструкции и элементы».
Материалы к аталога предназначены для проектировщиков автоматизированных
систем управления технологическими процессами, разработчиков средств автоматизации контроля и служб эксплуатации этих средств.
В настоящем выпуске дано общее опсание вычислительных комплексов СМ 1425
и их назначение, перечислены области применения, рассмотрены принципы построения
я приведены краткие описания и характеристики технических и программным средств,
входящих в В К СМ 1425.
По вопросам, касающимся издания каталога, просим обращаться по адресу:
125877, ГСП, Москва, А-252, Чапаевский пер., 14, ИНФОРМПРИБОР.

Ответственный за выпуск И. Н. М о р о з о в а

МИНИСТЕРСТВО ПРИБОРОСТРОЕНИЯ, СРЕДСТВ АВТОМАТИЗАЦИИ И СИСТЕМ

«Р
V

УПРАВЛЕНИЯ

СССР

Технические средства АСУТП
Отраслевой каталог

ИНФОР/ИПРИБОР
ин

Средства вычислительной техники

ВЫЧИСЛИТЕЛЬНЫЙ КОМПЛЕКС СМ 1425
ГОСУДАРСТВЕННАЯ СИСТЕМА ПРОМЫШЛЕННЫХ ПРИБОРОВ
И СРЕДСТВ АВТОМАТИЗАЦИИ
Москва

1989

НАЗНАЧЕНИЕ И ОБЛАСТЬ ПРИМЕНЕНИЯ
Вычислительный комплекс СМ 1425 (рис. 1) является новой моделью семейства 16-разрядных малых ЭВМ. Программно совместимый с СМ 1420,

Рис. 1. Вычислительный комплекс СМ 1425

комплекс СМ 1425 обладает большей производительностью и надежностью, имеет существенно
меньшие габариты, массу и потребляемую мощность. СМ 1425 оснащен современной периферией
с высокими техническими характеристиками. Широкое применение больших интегральных схем по© Всесоюзный научно-исследовательский институт информации
и экономики (ИНФОРМПРИБОР), 1989
З а к а з 13

зволило резко уменьшить размеры электронных
устройств. Компактность и низкая стоимость комплекса приближают его к классу микроЭВМ.
Комплекс предназначен для использования в
системах научных исследований, автоматизированных системах управления производством, информационно-справочных и других системах. Вместо
«Общей шины»
(ОШ)—системного
интерфейса
предыдущих моделей — в комплексе СМ 1425 применен 22-разрядный магистральный параллельный
интерфейс (МПИ). Введение блочной передачи
данных между устройствами прямого доступа и
оперативной памятью позволяет более эффективно
использовать этот интерфейс. Для подключения к
СМ 1425 устройств с ОШ имеется специальный модуль согласования системных интерфейсов.
Система команд СМ 1425 включает в себя помимо команд СМ 1420 команды для организации дополнительного режима работы «Супервизор». Наличие встроенных тестов, аппаратного загрузчика
и микропрограммного эмулятора пульта управления обеспечивает удобство обслуживания комплекса. Система команд, время их выполнения и представление перерабатываемой информации определяются параметрами микропроцессора. Его система
команд содержит набор команд СМ 1420, в том числе команды с плавающей запятой (за исключением
команды «Диагностика»), а также дополнительные
команды SPL, CSM, TSTSET, WRTLCK, MFPT.

Комплекс обеспечивает мультипрограммную работу в режиме реального времени по временным
меткам таймера при частоте импульсов (50±1) Гц,
а также в режиме разделения времени и имеет следующие дополнительные возможности: три режима
работы процессора («Ядро», «Супервизор», «Пользователь»); два набора регистров диспетчера памяти для каждого из режимов работы, что позволяет в два раза увеличить объем адресуемой виртуальной памяти; два набора регистров общего
назначения, которые могут использоваться программными средствами для уменьшения задержки переключения с одной программы на другую; блочную
передачу данных устройствами прямого доступа к
оперативной памяти; аппаратный механизм программных запросов на прерывание.
Наличие в СМ 1425 большого объема хранимых
в ПЗУ процессора встроенных тестов и введение
средств резервирования улучшают эксплуатационные характеристики комплекса. Система контроля
и диагностики дает возможность осуществлять
контроль хранения информации с исправлением
одиночных и обнаружением двойных ошибок в оперативной памяти, первичную проверку работоспособности основного оборудования комплекса встроенными тестами, проверку работоспособности и
диагностику основных устройств комплекса при загрузке операционной системы.
ТЕХНИЧЕСКИЕ ДАННЫЕ
Представление информации:
беззнаковой . . . .
. . в
поразрядном
двоичном коде

с фиксированной запятой
с плавающей запятой
Формат данных при выполнении
двоичные разряды:
беззнаковой информации
с фиксированной запятой
с плавающей запятой
Адресность команд

команд,

Ь дополнителен
ном коде со знаком
в прямом коде

8; 16
. . . 8; 16; 32
32; 64
безадресные, одно- и двухадресные
Быстродействие комплекса, млн. коротких
команд/с
не менее 3
Емкость ПЗУ для программ-загрузчиков и
встроенных тестов, Кслов
8
Емкость оперативной памяти, Мбайт:
минимальная
0,5
максимальная
4
Питание:
от сети переменного тока напряжением, В
220 (50 Гц)
от источника стабилизированного напряжения комплекса В260
5 В, 40 А; 12 В,
10 А; —12 В,
1 А
Потребляемая мощность, кВ-А
1,2
Габаритные размеры базового монтажного
блока (тумбы), мм
560X200X720
не более
Масса комплекса, кг
100
Условия эксплуатации:
температура окружающего воздуха, °С, 10—35
относительная влажность при 30°С, % 40—80
атмосферное давление, кПа . . . . 84—107
вибрация:
частота, Гц
25
амплитуда, мм . . .
. .
не более 0,1

СТРУКТУРА И СОСТАВ
СМ 1425 имеет агрегатный принцип построения
(рис. 2), позволяющий создавать разнообразные
по набору и количеству технических средств варианты комплекса. Все функциональные бЛоки выполнены в виде конструктивно законченных устройств (модулей), связь между которыми осуществляется по МПИ.

Процессор
Центральным звеном комплекса является процессор. Он управляет всей работой комплекса, обеспечивает обмен информацией между внешними
устройствами и оперативной памятью (ОП), выполняет арифметическую и логическую обработку
информации. К основным элементам процессора,
определяющим его архитектуру, относятся регистры общего назначения, регистры управления системой, организация памяти и система команд.
Регистры общего назначения
Всего в процессоре имеется 16 шестнадцатиразрядных регистров общего назначения, доступных
программисту, и только восемь из них доступны
пользователю в любой момент времени. Они могут
использоваться как накопители, индексные регистры, указатели адресов или указатели области памяти для временного хранения данных (стековые
указатели). Конкретное использование регистров
зависит от выбранного режима адресации.

Рис. 2.

Структурная схема
СМ 1425

типового

комплекса

Существует две группы регистров, обозначенных
RO... R5 и R0'... R5'. Группа, выбранная для применения на текущем этапе выполнения программы,
указывается разрядом 11 в слове состояния процессора. Некоторые команды используют регистр R6
в качестве указателя стека, не указывая данный регистр в адресном поле команды. Поэтому R6 называется указателем аппаратного стека и обозначается как SP. Аппаратный стек применяется
также в процедурах обработки прерываний. Он
используется только для хранения слов, поэтому
содержимое указателя стека изменяется всегда на 2.
Из трех имеющихся указателей стека: KSP, SSP,
USP, в каждый конкретный момент времени только
один доступен пользователю. Выбор стекового указателя осуществляется согласно кодам в разрядах
режима слова состояния процессора:
00 (режим «Ядро»)—указатель стека KSP;
01 (режим «Супервизор») — указатель стека
SSP;
11 (режим «Пользователь») — указатель стека
USP.
--i
В большинстве случаев выбор регистра SP зависит от кода в разрядах слова состояния процессора PSW [15, 14] (текущий режим). В командах
MFPI, MFPD, MTPI и MTPD при использовании
регистра R6 в качестве приемника выбор SP зависит от кода в разрядах PSW [13, 12] (предыдущий
режим). Коды выбора регистра указателя стека
одни и те же для текущего и предыдущего режимов.
Регистр R7 используется в качестве программного счетчика команд (PC). Он содержит 16 разрядов виртуального адреса следующего слова потока
команд, которое должно быть выбрано из оперативной памяти. Обращение к ОП производится автоматически при выполнении команд программы.
В то же время R7 является регистром общего назначения. Однако использование его для других
целей может привести к непредсказуемым результатам.

Значение разрядов
регистра PSW
Режим работы процессора
15. 14

13, 12

0

0

0

0

0

1

0

I

1

0

1

0

1

1

1

1

Режим «Ядро»; все команды
разрешены
Режим «Супервизор»;
запрещены команды HALT, SPL, RESET
Запрещенный режим
Режим «Пользователь»; запрещены команды HALT, SPL, RESET

Разряд 11 выбирает группу регистров общего
назначения. При PSW [ П ] = 0 выбирается группа
R0...R5, при PSW [11] = 1 — группа ROARS'.
Разряды 10 и 9 в СМ 1425 не используются, читаются нулями.
Разряд 8 доступен для записи и чтения; на работу комплекса влияния не оказывает.
Разряды 7... 5 определяют текущий уровень приоритета процессора, который может быть присвоен
ему согласно табл. 2.
Таблица 2
Значение разрядов
регистра PSW
Уровень приоритета
7

6

5

1

1

I

7

1

1

0

6

1

0

1
0

5
4

1

0

0

1

1

3

0
0
0

1

0

0
0

1

2
1

0

0

Регистры управления системой
К регистрам управления системой относятся:
слово состояния процессора PSW, регистр ошибок
процессора CPUERR, регистр запроса программного прерывания PIRQ, регистр таймера LTC, регистр обслуживания MR.
Регистр PSW (адрес 17777776) содержит информацию о текущем состоянии процессора и определяет режим его работы. Формат регистра PSW
показан на рис. 3. Содержимое разрядов следующее.

ф 0
15 Н 13 12 11 10 9

1
в

7 6

5

с

Г

N Z

V

4

J

1 О

2

Рис. 3. Формат регистра PSW

Разряды 15 и 14 — информация о текущем режиме работы процессора, разряды 13, 12 — информация о предыдущем режиме его работы. Рабочий
режим кодируется в обоих случаях аналогичным
образом и определяется согласно табл. 1.

Разряд 4 (Т) используется для отладки программ. Если перед выполнением какой-либо команды этот разряд установлен в единицу, то после выполнения команды происходит внутреннее прерывание по вектору с адресом 14. Разряд 4 не может
быть установлен непосредственной записью в регистр PSW. Он изменяется только при прерываниях и с помощью команд RTI и RTT.
Разряды 3...0 содержат признаки, которые характеризуют результат выполнения последней
команды. Способ установки признаков зависит от
выполняемой команды и приводится в ее описании. При выполнении большинства команд устанавливаются стандартные признаки:
N = 1 , результат отрицательный;
Z = 1, результат равен нулю;
V = l , при получении результата произошло
арифметическое переполнение;
С = 1, при получении результата произошел перенос из старшего разряда.
Регистр PSW сбрасывается в нулевое состояние
при включении питания, пуске с консольного терминала по команде G и нажатии на клавишу
«Пуск» панели управления.

Регистр CPUERR (адрес 17777766) содержит
информацию об источнике возникновения ошибочных ситуаций, вызывающих прерывание по вектору с адресом 4. Формат регистра приведен на
рис. 4. Содержимое разрядов следующее.

90

Ф Ф

Ф Ф

Ф Ф Ф Ф

15 М 13 12 11 Ю 9 8

7 6 5 4 3

2

1 О

Рис. 4. Формат регистра CPUERR

Разряды 15...8, 1, 0 в СМ 1425 не используются
и всегда читаются нулями.
Разряд 7 устанавливается в единицу в режиме
«Ядро», если выполнение команды HALT запрещено (MR[3] = 1), а также при попытке выполнить
команду HALT в режимах «Пользователь» или «Супервизор».
Разряд 6 устанавливается в единицу при обращении к памяти по нечетному адресу в случае чтения команды, чтения и записи двухбайтной информации, а также попытки выбрать команду из регистра общего назначения.
Разряд 5 устанавливается в единицу при обращении к оперативной памяти по несуществующему
адресу (тайм-аут).
Разряд 4 устанавливается в единицу по таймауту при обращении к странице ввода-вывода.
Разряд 3 устанавливается в единицу при нарушении «желтой зоны» стека (обращение к стеку в
режиме «Ядро» по адресу в пределах от 340 до
377).
Разряд 2 устанавливается в единицу при нарушении «красной зоны» стека (адреса от 0 до 377) —
прекращение записи в стек в режиме «Ядро» при
системном прерывании, аварийном завершении.
Регистр CPUERR только читается. Он сбрасывается в нулевое состояние при включении питания, пуске с консольного терминала по команде G,
нажатии клавиши «Пуск» панели управления, любой записи в регистр.
Регистр PIRQ (адрес 17777772) является средством прерывания программы по вектору с адресом 240. Формат регистра приведен на рис. 5. Содержимое разрядов следующее.
г
1
15 14 13 12 11 10 9

8

Ф

Ф

Ф
7 6

5 1 3

2

1 О

Рис. 5. Формат регистра PIRQ

Каждый из разрядов регистра с 15 по 9 устанавливает запрос на прерывание с уровнем соответственно 7... 1. В регистре может быть установлено более одного запроса.
В разрядах 7... 5 и 3... 1 аппаратно формируется закодированное значение самого приоритетного
из установленных запросов.
Разряды 8, 4, 0 не используются и читаются нулями.
При выполнении прерывания обслуживающая
программа отрабатывает прерывание и сбрасывает
в регистре PIRQ разряд, соответствующий запросу
на данное прерывание. К разрядам 15...9 возможен программный доступ с операциями записи и

чтения, а к разрядам 7...5 и 3... 1—только с операциями чтения. Регистр PIRQ сбрасывается в нуль
при пуске программы и по команде RESET.
Регистр LTC (адрес 17777546) управляет реакцией на сигнал интерфейса BEVNTL. В регистре
используется только разряд 6, к которому возможен программный доступ с операциями записи и
чтения. Остальные разряды читаются нулями.
Если LTC [6] = 1, сигнал BEVNTL вызывает
формирование запроса на прерывание с уровнем
приоритета 6. Адрес вектора прерывания 100. Если L T C [ 6 ] = 0 , сигнал BEVNTL не воспринимается.
Разряд 6 сбрасывается в нуль при включении питания, пуске с пульта (в режиме эмулятора пульта) и по команде RESET.
Регистр MR (адрес 17777750) обеспечивает задание варианта завершения процедуры включения
питания и варианта реакции на команду HALT.
Кроме того, регистр отражает состояние источника
питания и наличие ускорителя операций с плавающей запятой. Формат регистра показан на рис. 6.
Содержимое разрядов следующее.
Ф 9 Ф
15 14 13 12 11 W 9

Ф\Ф\Ф\Г
8

7 6

5 4

3 2

/

О

Рис. 6. Формат регистра MR

Разряды 15... 12 определяют старшие разряды
адреса начальной загрузки и устанавливаются
пользователем на блоке элементов процессора.
Разряды И ...9 в СМ 1425 не используются.
Разряд 8 устанавливается в единицу, если на
плате процессора установлена интегральная микросхема (ИМС) ускорителя команд с плавающей запятой.
Код 0001 в разрядах 7...4 определяет тип процессора СМ 1425. Устанавливается распайкой на
блоке элементов (БЭ) процессора. Используется
системным матобеспечением.
Разряд 3 определяет вариант
выполнения
команды HALT в режиме «Ядро». Если M R [ 3 ] = 0 ,
процессор по команде HALT входит в режим эмулятора пульта. Если MR[3] = 1, по команде HALT значение указателя стека устанавливается равным 4 и
происходит прерывание по вектору с адресом 4.
Значение разряда устанавливается перемычкой на
блоке элементов процессора.
Разряды 2, 1 определяют вариант включения
питания. Значения этих разрядов опрашиваются в
конце процедуры включения питания и по коду в
них определяется вариант завершения этой процедуры. Варианты включения питания приведены
в табл. 3.
Таблица

3

Значение разрядов
регистра MR

2

1

0
0

0
1

1
1

0
1

Действие

Значение PC*-(24), PSW«-(26)
Переход в режим эмулятора пульта,
PSW: = 0
Значение PC = 173000, PSW: = 340
Переход по
адресу
загрузчика
(см. MR[15...12]), PSW: = 340

Разряд 0 определяет состояние источника питания; MR [0] = 1 говорит о нормальном рабочем состоянии питания.
Организация памяти
Минимально адресуемой единицей памяти является байт (восемь двоичных разрядов). Память
представляет собой линейную последовательность
байтов, начиная с нулевого адреса. Кроме того, память можно представить в виде последовательности
двухбайтных слов. Младшему байту в слове соответствует четный 'адрес, а старшему — нечетный.
Обращения к словам выполняются по четырем адресам. Адреса векторов прерываний, ячеек ОП, регистров периферийных устройств и регистров процессора, если это не оговорено особо, указываются
в восьмеричной системе исчисления.
Процессор работает с 16-разрядным виртуальным адресом, позволяющим обращаться к 64 Кбайт
(32 Кслов) памяти. Виртуальный адрес преобразуется диспетчером памяти процессора в 18-разрядный или 22-разрядный физический адрес. При этом
реализуется возможность динамического перемещения адресов и защиты памяти от несанкционированного доступа.
Стек
Стеком называется такой способ организации
массива элементов памяти, при котором их запись
и выборка производятся по принципу: последний
записанный элемент выбирается из массива первым. Адрес, по которому выполняется выборка или
запись элемента, называется вершиной стека.
Архитектура комплекса позволяет организовывать стеки со скользящей вершиной. В качестве
указателя вершины стека можно использовать любой из регистров общего назначения, кроме счетчика команд PC. Режимы адресации с автоувеличением и автоуменьшением обеспечивают автоматическую регулировку положения вершины стека.
При организации стека программист должен установить в указателе стека первоначальное значение адреса его вершины. При записи в стек процессор вначале уменьшает содержимое указателя
стека на 2 (при стеке, состоящем из слов) или на
1 (при стеке, состоящем из байтов), а затем записывает новый элемент по адресу, содержащемуся в
указателе стека. При выборке из стека процессор
выбирает элемент по адресу, содержащемуся в указателе стека, и затем увеличивает содержимое указателя на 2 или 1.
В режиме «Ядро» предусмотрена аппаратная защита зоны векторов прерываний. Если при обращении к памяти по указателю стека KSP формируется виртуальный адрес меньше 400, фиксируется
нарушение границы стека. Существует «желтая зона» из 16 слов, расположенных ниже границы стека. При этом выполнение команды завершается и
выполняется прерывание по вектору с адресом 4.
Нарушение «красной зоны» — фатальная ошибка
при обращении к стеку. Выполнение команды, вызвавшей нарушение, прекращается и выполняется
прерывание по вектору с адресом 4. «Красная» и
«желтая» зоны занимают ячейки с адресами 0...377
и 340... 377 соответственно.
2

Заказ 13

Система команд и представление данных
Команды комплекса СМ 1425 отличаются друг
от друга количеством обрабатываемых операндов.
По этому признаку команды делятся на безадресные, одно- и двухадресные. Формат безадресных
команд состоит только из поля кода операции.
В формате одно- и двухадресных команд кроме поля кода операции имеются, соответственно, одно
или два поля адреса. 16-разрядный формат команды не позволяет задавать в поле адреса непосредственно полный адрес ячейки памяти, поэтому используется косвенная адресация через регистры общего назначения. В поле адреса указываются
номер выбранного регистра и режим адресации
(способ использования регистра). Всего имеется восемь режимов адресации. Болеее подробно система
команд описана в приложениях 1 и 2.
Числа для обработки могут быть представлены
в двух видах: со знаком и без него. Беззнаковое
представление чисел имеет диапазон 0... (216— 1)
при операциях со словами и 0... (28—1) при операциях с байтами. Если во время выполнения команды операнд выходит за этот диапазон, то в регистре PSW устанавливается разряд переноса С. При
знаковом представлении чисел в операциях со словами знаком является разряд 15, в операциях с байтами— разряд 7. Числа со знаком представлены в
дополнительном коде. Диапазон представления чисел в операциях со словами —215... (215—1), в операциях с байтами —27... (27—1). Если при выполнении команд операнд выходит за диапазон знакового представления чисел, устанавливается разряд
переполнения V в регистре PSW. В табл. 4 даны коды некоторых чисел, в том числе максимальных
положительного и отрицательного.
Таблица 4
Восьмеричное число
Десятичное число
Знаковый разряд 15

+ 32767
+ 32766

0

+ 1

0

0

0

0

1

—2
—32767
—32768

1
1
1

Разряды числа 14...0

77777
77776
00001
00000
77777
77776
00001
00000

Быстродействующая
буферная память
Статистика выполнения программ наглядно показывает, что большую часть времени программа
выполняется в пределах сравнительно небольшого
набора адресов. Организация быстродействующей
буферной памяти (ББП) процессора основана на
этой особенности поведения программ. ББП с небольшим объемом и высоким быстродействием используется для хранения содержимого ячеек ОП,
обращение к которым непосредственно предшест-

разряд достоверности V равен единице и все контролируемые порции информации слова ББП прочитаны без ошибок. Если условия попадания выполняются при операции чтения, то содержимое
байтов ВО и В1 служат источником информации;
если же условия попадания не выполняются (промах), то информация читается из ОП. При этом заполняется соответствующее слово ББП.
Содержимое ячейки ОП запоминается в ББП
следующим образом: в поле признаков TAG слова
ББП, адресуемого полем индекса физического адреса ячейки, записывается содержимое поля метки
LABEL физического адреса, в разряд достоверности V записывается 1, в поля байтов ВО и В1 — информация, прочитанная из ОП; для всех контролируемых порций информации формируются значения контрольных разрядов, которые записываются
соответственно в разряды Р, Р0 и Р1. Последующее обращение процессора по тому же адресу вызовет попадание, и информация поступит из ББП.
Надо помнить, что заполнение ББП обычно разрушает предыдущее достоверное значение слова
ББП. ББП заполняется при промахах в операциях
чтения и записи слова.
Операция записи может быть операцией записи
слова или операцией записи байта. Основная память обновляется при любой из них. При операции записи байта и попадании в ББП запись соответствующего байта будет производиться и в ОП и
в ББП. Такой тип записи называется сквозной записью. При операции записи слова и промахе будет выполняться заполнение слова ББП и запись
двух байтов в ОП. При операции записи байта и
промахе запись байта будет производиться только
в ОП. Все варианты работы с ББП приведены в
табл. 5. Содержимое старших 8 Кбайт адресного
пространства некогда не запоминается в ББП и,

вует текущему состоянию программы. Программа,
хранящаяся в ББП, выполняется значительно быстрее, чем программа, находящаяся в ОП, из-за большой разницы между временем доступа к ББП и ОП,
подключенной к МПИ. Ниже поясняется структура
ББП процессора. ББП — это память с прямым отображением емкостью 8 Кбайт.
Конструкция физического адреса
и слова ББП
Физический адрес ББП может быть представлен
в виде трех составляющих: девяти разрядов поля
метки LABEL, двенадцати разрядов индекса INDEX
и одного разряда адресации байта в слове. Формат
адреса ББП приведен на рис. 7. Поле индекса содержит 12 младших разрядов адреса и служит для
адресации слов ББП объемом 4096 слов, поле метки— 9 старших разрядов физического адреса.
Каждое слово ББП содержит: девятиразрядное
поле признаков TAG, разряд контроля поля приНомер байта в слове,
LABEL

INDEX

21 201918 17 16 15 М 13 12 11 10 9 8 7 6 5 4 3 2 1 О

Рис. 7. Формат адреса ББП
Р V

TAG

10 9 8 7 6 5 4 3 2
81

91

10

ВФ

РФ

18 17 16 15 И 13 12 11 10 9 в

7 6 5 4 3

2

10

Рис. 8. Формат слова ББП

Таблица 5
Про!рессор

Устройство прямого доступа
Операции
Попадание

Чтение
Запись слова
Запись байта
Чтение; обход (CCR[9]=
= 1)
Запись; обход (CCR[9]=
-1)
Чтение; принудительный
промах (ССР [2] vCCR[3] =
1

Промах

Попадание

Промах

Чтение из ОП; ББП Чтение из ОП; ББП Чтение из ББП
Чтение из ОП; заполнение слова ББП
не изменяется
не изменяется
Запись в ОП; обнуле- Запись в ОП; ББП не Запись в ОП; обнов- Запись в ОП; заполнение слова ББП
ление в ББП
ние V
изменяется
То же
То же
Запись в ОП; ББП не
То же
изменяется
Чтение из ОП; обну- Чтение из ОП; ББП не
—
—
изменяется
ление V
Запись в ОП; обнуле- Запись в ОП; ББП не
—
—
изменяется
ние V
Чтение из ОП; ББП не Чтение из ОП; ББП не
—•
изменяется
изменяется

/

Запись; принудительный
промах (ССР [2] V CCR[3] =
-1)

—

—

знаков Р, разрядность достоверности поля признаков V, два байта данных ББП ВО и В1, два контрольных разряда байтов Р0 и Р1. Формат слова
ББП представлен на рис. 8. Содержимое ячейки
ОП находится в ББП (попадание), если содержимое поля признаков слова TAG, адресуемое полем
индекса физического адреса ячейки, равно содержимому поля метки LABEL физического адреса,

Запись в ОП; ББП не Запись в ОП; ББП не
изменяется
изменяется

следовательно, всегда вызывает промах. Сделано
это потому, что в указанную страницу адресного
пространства входят регистры состояния устройств,
динамически изменяющиеся и всегда содержащие
самую свежую информацию.
При включении питания в каждое слово ББП
записываются правильные контрольные разряды.
Данное действие будем называть очисткой ББП.

В случаях, когда устройство прямого доступа
(УПД) выполняет запись в ячейки ОП, копии которых находятся в ББП, возникает проблема несоответствия информации в ББП и ОП (проблема
потенциально устаревшей информации). При выполнении УПД операции записи в ОП в соответствующих словах ББП необходимо обнулять признаки
достоверности. Данную процедуру реализует оборудование ББП, отслеживающее все операции УПД.
Эта процедура включает в себя и блочные операции УПД.
Для диагностирования и обеспечения высокой
готовности комплекса используется программное отключение ББП. Она блокируется установкой в единицу любого из разрядов CCR[3] или CCR[2] регистра управления ББП. Если ББП заблокирована, при всех обращениях формируется промах. Это
означает, что все обращения будут отрабатываться
в ОП, реакция на ошибки по паритету в ББП заблокирована и заполнение ББП не выполняется.
Такое состояние соответствует исключению ББП
из комплекса. В режиме обхода (CCR[9] = 1) все
обращения адресуются к ОП, производится контроль по паритету и в заполненных словах ББП, по
адресам которых выполняется обращение, гасится
разряд достоверности V. Операции чтения в режиме обхода выполняют контроль ошибок по паритету в ББП и отменяют все попадания.
Реакция на ошибки

Таблица

6

Значения разрядов CCR
Выполняемые действия
0

0

0

0

1

1

X

Регистры управления и состояния
Регистры управления и состояния включают в
себя: регистр управления ББП CCR, регистр ошибок системы памяти MSER и регистр попаданий/промахов HMR. Эти регистры используются
для управления системой памяти и фиксации информации об обнаруженных ошибках.
Регистр CCR (адрес 17777746) управляет операциями ББП. С его помощью могут быть программно установлены режим обхода ББП, режим
прекращения операции при обнаружении ошибок
и режим принудительного промаха. Формат регистра CCR показан на рис. 9. Содержимое разрядов следующее.

Ф

Ошибки ОП, воспринимаемые процессором,
указывают на некорректируемое искажение информации. Они всегда вызывают фатальный исход, так как информация в ОП не может быть восстановлена. Реакция процессора на некорректируемую ошибку при выполнении чтения из ОП состоит в прекращении операции и прерывании программы по вектору с адресом 114 в пространстве
данных режима «Ядро».
В ББП используется контроль по четности для
четного (нулевого) байта информации и поля признаков и контроль по нечетности д^я нечетного
байта информации. Ошибки в ББП никогда не рассматриваются как фатальные, ибо искажения информация может быть восстановлена чтением
правильной информации из ОП. Процессор реагирует на ошибки ББП или прекращением операции
с последующим прерыванием, или прерыванием в
конце текущей команды. Адрес вектора прерывания тот же, что и для ошибок ОП. Реакция на
ошибки в ББП может быть заблокирована. Конкретный вариант реакции определяется состоянием
разрядов CCR[7] и CCR[0] регистра управления
ББП и поясняется табл. 6.

7

Вели в ББП возникает ошибка по паритету в
то время, как содержимое регистра ошибок системы
памяти MSER еще не очищено от информации, зафиксированной по предыдущей ошибке, то новая
ошибка не вызовет никакой реакции. Обращение
будет обрабатываться в ОП и на место искаженных
данных в ББП будет записана верная информация. Такая реакция на многократные ошибки предотвращает генерацию неопределенной серии прерываний или циклов с прекращением операций и
прерываниями в ответ на неисправности оборудования в ББП.

Обновление ББП; прерывание по вектору с
адресом 114
Только обновление ББП
Обновление ББП; прекращение операции и
прерывание по вектору с адресом 114

Ф Ф

Ф

Ф

Ф

15 И 13 12 11 10 9 8

7 6 5 4

3 2 1 О

Рис. 9. Формат регистра CCR

Разряды 15... 11 в СМ 1425 не используются.
Разряд 10 в единичном состоянии вызывает запись неверного контрольного разряда поля признаков TAG при всех циклах записи, что приведет
к ошибке паритета TAG при последующем обращении по этому адресу.
Если разряд 9 — безусловный обход — установлен в единичное состояние, все обращения к памяти процессор отсылает к ОП.
Разряд 8 в единичном состоянии вызывает очистку всего содержимого ББП (содержимое становится недостоверным). Запись нуля в разряд не
оказывает влияния на работу ББП. Очистка ББП
длится приблизительно 1 мс. В течение этого времени не обслуживаются УПД и запросы на прерывание и не выполняются вычисления.
Разряд 7 — прекращение операции при ошибках ББП — совместно с разрядом 0 определяют вариант реакции на ошибки по паритету. Разряд используется только с целью диагностирования ББП.
Разряд 6 в единичном состоянии вызывает запись неверных контрольных разрядов данных при
всех циклах записи, что приведет к ошибкам по
паритету данных при последующем обращении по
этому адресу.
Разряды 5, 4 могут быть установлены в единицу или сброшены в нуль программно. В СМ 1425
они не используются.
Разряды 3, 2 — принудительный промах. При
установке в единицу любого из разрядов 3 или 2
все обращения процессора к памяти отсылаются к
ОП, разряды признаков и данные в ББП не изменяются, контроль по паритету не выполняется.
Разряд 1 — режим диагностирования. При еди-

ничном значении разряда все операции записи слова, если не установлены режимы обхода и принудительного промаха, будут заполнять ячейки ББП
независимо от того, что обращение адресуется к
несуществующей памяти. При этом прерывание
происходить не будет.
Разряд 0 совместно с разрядом 7 определяют
вариант реакции на ошибки ББП. При коде 00 в
этих разрядах ошибка ББП вызовет прерывание
через вектор с адресом 114, при коде 01 ошибки
ББП не вызывают никакой реакции. Во всех случаях любая ошибка ББП отсылает обращение к ОП
и вызывает обновление данных ББП.
Все используемые разряды, кроме разряда 8,
пишутся и читаются. Разряд 8 только пишется, читается всегда нулем. Регистр сбрасывается в нуль
при включении питания или пуске программы. Команда RESET на него не воздействует.
Регистр HMR (адрес 17777752) фиксирует информацию о последних шести обращениях к ББП
и выполнен в виде регистра сдвига, который запоминает попадание как единицу, а промах как нуль
для последних операций чтения. Попадание означает, что данные извлекались из ББП, а промах —
что они были получены из ОП. Разряд 0 отражает
самое последнее обращение к памяти, затем его
значение сдвигается влево при каждом последующем обращении к ОП. Регистр доступен только для
чтения. Формат регистра HMR показан на рис. 10.

фф ф ф ф

ф 1I I ' ' l ' i tl
7 6 5 4 3 2 1 Q

ф ф ф ф

L—I
15 М 13 12 11 10 9 8

Рис. 10. Формат регистра HMR

Рис. 11. Формат регистра MSER

Регистр MSER (адрес 17777744) фиксирует прекращение операции и тип обнаруженной ошибки.
Формат регистра приведен на рис. 11. Содержимое
разрядов следующее.
Разряд 15 устанавливается в единицу, если
ошибка ББП или ОП прекратила выполнение операции. Прекращение операции происходит при всех
некорректируемых ошибках ОП и ошибках ББП,
если разряд 7 регистра CCR установлен в единицу.
Ошибки паритета ББП обнаруживаются на циклах
шины, которые не являются циклами предварительной выборки.
Разряды 14... 8, 4... 0 в СМ 1425 не используются.
Разряд 7 устанавливается в единицу при ошибке в старшем байте данных.
Разряд 6 устанавливается в единицу при ошибке в младшем байте данных.
Разряд 5 устанавливается в единицу при ошибке
в поле признаков.
Разряды 7, 6, 5 устанавливаются индивидуально по ошибкам ББП, если CCR[7] = 1. Если
CCR[7]=0, то все три разряда устанавливаются
в единицу по любой ошибке ББП. Регистр MSER
доступен только для чтения и сбрасывается в нуль
при любом обращении к нему с операцией записи,

включении питания и пуске с пульта управления.
Команда RESET на него не воздействует.

Средства преобразования
адресов
Прежде чем описывать принципы и аппаратные
средства преобразования адресов, определим основные понятия: виртуальное адресное пространство, физическое адресное пространство, область регистров периферийных устройств.
Поскольку для адресации команд и операндов
процессор использует 16-разрядные регистры (PC,
SP, R0 и т. д.), программа может использовать адреса между 0 и 177777, т. е. адресовать 32 Кслов памяти, которые определены как виртуальное адресное пространство программы. С целью увеличения
объема виртуального адресного пространства введена возможность преобразования адресов команд
и операндов в два независимых виртуальных пространства по 32 Кслов каждое: пространство
команд — I и пространство команд — D. Таким образом, программа может использовать 64 Кслов
памяти.
Физическое адресное пространство памяти —
область ОП, адресуемая при помощи аппаратуры
преобразования адресов. Объем физического адресного пространства зависит от разрядности сформированного диспетчером адреса. В СМ 1425 адрес после преобразования содержит 22 разряда и,
следовательно, позволяет адресовать до 2048 Кслов
памяти. Верхние 4 Кслов этого пространства (адреса 17760000... 17777777) используются для адресации регистров периферийных устройств и внутренних регистров процессора.
В СМ 1425 реализовано динамическое преобразование адресов памяти, обеспечиваемое аппаратными и программными средствами. К аппаратным средствам относится диспетчер
памяти,
который выполняет преобразование из одного адресного пространства в другое, позволяя расширить
емкость произвольно адресуемой памяти. Программные средс?ва преобразования — это входящие в
состав операционных систем программы. Виртуальные программные адреса процессора преобразуются в физические путем 16-, 18- или 22-разрядного
адресного преобразования. Операции адресного
преобразования могут быть использованы для обеспечения программной совместимости вычислительного комплекса СМ 1425 с другими моделями
ЭВМ ряда СМ-З...СМ 1420.
16-разрядное преобразование — это непосредственное перемещение из виртуальных адресов в физические. Нижние 28 Кслов виртуальных адресов
соответствуют таким же физическим адресам. Область старших 4 Кслов отображается в область адресов
регистров
периферийных
устройств
(17760000... 17777777). 16-разрядное преобразование используется процессором после включения питания, пуска программы с пульта управления и после команды RESET, когда отключается режим
преобразования в диспетчере памяти. Режим преобразования может быть также отключен программной перезагрузкой регистра диспетчера MMR0.
Данный режим адресного преобразования определяется состоянием
разрядов MMR0[0] = 1 и
M M R 3 [ 4 ] = 0 регистров диспетчера памяти.

18-разрядное преобразование виртуальных адресов в физические выполняется диспетчером памяти следующим образом. Виртуальные адреса
32 Кслов для каждого из режимов «Ядро», «Супервизор» и «Пользователь» отображаются в физические адреса 128 Кслов. Физические адреса старших
4 Кслов преобразуются в адреса регистров периферийных устройств.
22-разрядное преобразование виртуальных адресов при включенном диспетчере (MMR0[0] = 1)
определяется
единичным
значением
регистра
MMR3[4]. При этом преобразовании используются
полные 22-разрядные адреса доступа к физической
памяти. Старшие 4 Кслов — это та же область регистров периферийных устройств.
Диспетчер памяти
Диспетчер памяти (ДП) содержит оборудование для диспетчеризации и защиты памяти. ДП
процессора имеет емкость доступной памяти
4 Мбайт, три режима управления выборкой памяти — «Ядро», «Супервизор» и «Пользователь»,
16 страниц в каждом режиме (по 8 страниц для
команд и данных). Длина страницы 64 ...8192 байт
(1... 128 блоков). Каждая страница обеспечивается
полной защитой и возможностью перемещения.
Регистры диспетчера памяти
В ДП входят три набора регистров, используемых для преобразования адресов в режимах «Ядро», «Супервизор» и «Пользователь». Каждый из
этих наборов содержит две группы по 8 пар регистров адреса страницы (PAR) и регистров описания
страницы (PDR). Одна группа регистров используется при обращении в пространство D, другая группа— при обращении в пространство I.
Адреса регистров в режиме «Ядро»: пространство
данных — PAR
17772360 ... 17772376,
PDR
17772320... 17772336; пространство команд — PAR
17772340... 17772356, PDR 17772300 ... 17772316.
Адреса регистров в режиме «Супервизор»: пространство данных —PAR 17772260... 17772276, PDR
17772220... 17772236; пространство команд — PAR
17772240... 17772256, PDR 17772200... 17772216.
Адреса регистров в режиме «Пользователь»:
пространство данных — PAR 17777660... 17777676,
PDR 17777620... 17777636; пространство команд —
PAR 17777640... 17777656, PDR 17777600... 17777616.
Регистр PAR определяет начальный адрес страницы как номер блока в физическом адресном пространстве.
Формат регистра PDR показан на рис. 12. Содержимое разрядов следующее.

Ф

PLF
15 14 13 12 11 10 9

8

W

7 6

Ф Ф

ED ACF

5 4

3

2

Ф

1

Рис. 12. Формат регистра PDR

Разряд 15 в единичном состоянии вызывает обход ББП, т. е. обращение адресуется к ОП. При
этом в случае попадания в операциях чтения или
записи устанавливается в нуль разряд достоверности для данного слова ББП.
Разряды 14...8 (поле длины страницы PLF) за-

дают номер блока, определяющий границу разрешения области страницы. При обращении к ОП номер
блока в виртуальном адресе сравнивается с кодом
в поле длины страницы. Ошибка длины страницы
фиксируется, если при расширении страницы вверх
номер блока в виртуальном адресе больше кода в
поле длины страницы или при расширении страницы вниз номер блока в виртуальном адресе меньше
кода в поле длины страницы.
Разряды 7, 5, 4, 0 не используются.
Разряд 6 служит признаком записи в страницу
(W). В единичном состоянии он показывает, что
информация в странице изменена, т. е. с момента
загрузки в ОП в страницу была внесена запись.
Разряд автоматически сбрасывается в нулевое состояние при записи в PAR или в PDR данной страницы.
Разряд 3 (ED) определяет направление расширения страницы. Значение ED = 0 устанавливает направление расширения вверх, при котором разрешенными являются блоки с номерами от нулевого
до номера, установленного в поле PLF, включительно. Значение ED = 1 устанавливает направление
расширения страницы вниз, при котором разрешенными являются блоки с номерами от 127 (177) до
номера, установленного в поле PLF, включительно.
Разряды 2 и 1 содержат код доступа (ACF) к
странице ОП. Этот код определяет разрешенные
операции обращения к данной странице. Обращение к странице с операциями, которые запрошены
кодом в поле ACF, вызовет прекращение выполнения операции и прерывание по вектору с адресом
250. Кодировка поля ACF следующая: 00 — страница недоступна (прерывание при любом обращении); 01—страница доступна для чтения (прерывание при операциях записи); 10 — не используется
(прерывание при любом обращении); 11—страница доступна для операций чтения и записи.
К разряду 6 можно обратиться только с операцией чтения, к остальным разрядам — с операциями чтения и записи.
Регистр MMR0 (адрес 17777572) обеспечивает
управление ДП и фиксирует информацию при обнаружении ошибок. Формат регистра показан на
рис. 13. Содержимое разрядов следующее.
Ф

9

15 14 13 12 11 10 9

-L
8

7 6

5 4

3

2

1 О

|

Рис. 13. Формат регистра MMR0

В разрядах 15... 13 фиксируется информация,
указывающая на ошибки, обнаруженные при работе ДП. Разряд 15 устанавливается в единицу при
попытке обратиться
в недоступную страницу
(ACF = 0 или ACF = 2) или при попытке использовать перемещение адресов в запрещенном режиме
работы процессора (режим 10). Разряд 14 устанавливается в единицу при попытке обращения к ячейке с адресом, выходящим за границы разрешенной
области, указанной в поле PLF регистра PDR. Разряд 13 устанавливается в единицу при попытке произвести запись в страницу, доступную только для
чтения.
Разряды 12...7 не используются, читаются нулями.
В разрядах 6 и 5 фиксируется код режима ра-

ботыпроцессора («Ядро» — 00, «Супервизор» — 01,
«Пользователь»—11, запрещенный—10), при котором выполнилось обращение, вызвавшее ошибку.
Если указывается запрещенный режим, генерируется прерывание и устанавливается разряд 15.
В разряде 4 фиксируется признак адресного
пространства, при обращении к которому была обнаружена ошибка: если этот разряд установлен в
единицу — пространство D, если сброшен в нуль —
пространство I.
В разрядах 3... 1 фиксируется номер страницы,
при обращении к которой была обнаружена ошибка.
Состояние разряда 0 управляет работой ДП.
Если он установлен в единицу, разрешено преобразование адресов и выполняются все действия, связанные с защитой памяти. Если он сброшен в нуль,
преобразование адресов и действия по защите памяти не выполняются.
К разрядам 6... 1 возможен доступ только с операциями чтения, к остальным разрядам —с операциями чтения и записи. Разряды 15... 13 могут устанавливаться непосредственной записью, однако
этот способ установки не приведет к прерыванию.
Независимо от того, установлены разряды путем
непосредственной записи или вследствие прерывания, установка в единицу любого из разрядов 15...
13 ведет к тому, что ДП «замораживает» содержимое MMR0[6... 1], MMR1, MMR2. Содержимое разрядов сохраняется, пока разряды MMR0[15... 13]
не будут сброшены в нуль непосредственной записью. Разряды MMR0[15... 13, 0] сбрасываются в
нуль также при включении питания и пуске программы.
Регистр MMR1 (адрес 17777574) фиксирует величину любого автоувеличения или автоуменьшения
регистра общего назначения, включая использование регистра R7 (PC). Величина, на которую увеличивается или уменьшается регистр общего назначения, записывается в дополнительном коде.
Младший байт регистра MMR1 используется для
всех команд с операндами-источниками, а операнды-приемники могут использовать любой байт в зависимости от режима и типа команды. Формат регистра показан на рис. 14. Содержимое разрядов
следующее.

15 И 13 12 11 ю 9

8

7 6

5

4 3

2

1 О

Рис. 14. Формат регистра MMR1

В разрядах 15... И фиксируется величина увеличения или уменьшения в дополнительном коде для
регистра, определяемого в разрядах 10... 8, которые указывают один из восьми регистров общего
назначения.
В разрядах 7...3 фиксируется величина увеличения или уменьшения в дополнительном коде для
регистра общего назначения, определяемого в разрядах 2...0.
Регистр MMR1 доступен только для чтения и
сбрасывается в нуль в начале выборки каждой
команды.
Регистр MMR2 (адрес 17777576). В него загружается счетчик программы при выборке текущей
команды и «замораживается» по любому прерыванию, которое регистрируется в MMR0.

Регистр MMR3 (адрес 17777516) разрешает обращения к пространствам данных для режимов
«Ядро», «Супервизор» и «Пользователь», также
устанавливает 22-разрядное преобразование адреса при включении ДП и разрешает выполнение
команды «Вызов супервизора» (CSM). Формат регистра приведен на рис. 15. Содержимое разрядов
следующее.

\ф\ф\ф Ф 0 Ф Ф Ф Ф
15 М 13 12 11 10 9 в

7 6 5 4 3 2

1 О

Рис. 15. Формат регистра MMR3

Разряды 15...6 не используются, читаются нулями.
Разряд 5 устанавливается в единицу или сбрасывается в нуль под управлением программы, но
процессором не анализируется.
Разряд 4 разрешает 22-разрядное преобразование адреса (при MMR3[4] = 0 — 18-разрядное преобразование адреса).
Разряд 3, если он установлен в единицу, разрешает выполнение команды CSM. При MMR3[3]=0
выполнение этой команды вызовет прерывание по
несуществующему коду команды.
Если один из разрядов 2...0 установлен в единицу, то разрешается преобразование адресов через I- и D-пространства соответствующего режима.
Если разряд сброшен в нуль, то все обращения
идут только через пространство I соответствующего режима. Разряд 2 разрешает использование пространства D для режима «Ядро», разряд 1—для
рабочего режима «Супервизор», разряд 0 —для рабочего режима «Пользователь».
Регистр MMR3 сбрасывается в нуль во время
включения питания, пуска программы или по команде RESET.
Формирование физического адреса
При каждом преобразовании адреса происходит
обращение в пространство I или пространство D.
Пространство I используется для выборки всех
команд, индексных слов, абсолютных адресов и непосредственных операндов; пространство D — для
всех других обращений. Информация, необходимая
для формирования физического адреса, берется из
виртуального адреса и регистра PAR. Виртуальный
адрес может быть разбит на следующие составные
части:
поле активной страницы (разряды 15... 13).
Определяет, какой из восьми регистров адреса страницы из набора PAR (PAR0... PAR7), заданного
кодом режима («Ядро», «Супервизор», «Пользователь») и типом пространства (I или D), будет использован для формирования физического адреса;
номер блока (разряды 12...6). Определяет номер блока объемом в 32 слова относительно начала страницы.
смещение в блоке (разряды 5...0). Определяет
адрес ОП в пределах блока.
Содержимое выбранного регистра PAR всегда
определяет начальный адрес страницы. Формирование физического адреса состоит в суммировании
содержимого PAR, выбранного по коду в разрядах
15... 13 виртуального адреса, с номером блока вир-

туального адреса и подстановке в качестве младших разрядов физического адреса смещения в блоке из виртуального адреса. Схема формирования
физического адреса приведена на рис. 16. Как видно из рисунка, положение страницы в ОП можно
задавать с дискретностью в 32 слова.

Рис. 16. Схема формирования физического адреса ДП

Прерывания, вызываемые оборудованием ДП,
производятся по вектору с адресом 250 в режиме
«Ядро». Регистры MMRO, MMR1, MMR2, MMR3 используются для уточнения причины прерывания и
перезапуска программы, вызвавшей его. При выявлении оборудованием ДП причины прерывания информация, связанная с прерыванием, фиксируется в
перечисленных регистрах и «замораживается» в них
до очистки MMR0[15... 13] в конце выполнения
программы обработки прерывания. В течение этого
интервала времени информация о новых ошибках,
обнаруженных ДП, фиксироваться не будет.

Системный интерфейс
Связь процессора с оперативной памятью и другими устройствами комплекса осуществляется через магистральный параллельный интерфейс (рис.
17). МПИ реализуется на основе магистрали и логических узлов, входящих в каждое подключаемое к
ней устройство.

Рис. 17. Обобщенная структурная схема подключения устройств к МПИ

Магистраль состоит из линий, объединенных в
группы по функциональному назначению: шины обмена информацией, шины управления обменом, шины передачи управления, шины прерывания, вспомогательной шины. Большинство линий магистрали
осуществляют двустороннюю передачу сигналов.
К таким линиям все устройства комплекса подключены параллельно. Небольшая группа линий предназначена для односторонней передачи.
В любой операции обмена всегда участвуют два
устройства, связанные между собой как задатчик
(управляющее устройство) и исполнитель (управляемое устройство). Одновременно двух и более за-

датчиков на МПИ быть не должно. В каждый момент времени на магистрали может выполняться
один из трех видов взаимодействия между подключенными к ней устройствами: обмен информацией,
передача управления магистралью, прерывание.
Интерфейс используется процессором и всеми
внешними устройствами с разделением во времени
и в соответствии с установленным приоритетом. По
отношению к интерфейсу процессор рассматривается как внешнее устройство с изменяемым приоритетом. Этот приоритет задается в слове состояния
процессора PSW и может изменяться программно.
Остальные устройства на интерфейсе имеют фиксированные уровни приоритетов.
Каждое подключаемое к магистрали устройство
имеет в своем составе один или более адресуемых
по магистрали регистров. Регистры устройств ввода-вывода, программно доступные регистры процессора и все ячейки оперативной памяти составляют
единое адресное пространство МПИ. Это позволяет
процессору обрабатывать данные из регистров
устройств без пересылки их в ячейки памяти или
в свои регистры.
Вся область адресов МПИ может быть разбита
на три зоны: зона адресов регистров периферийных
устройств и регистров процессора— 17777776...
17760000; зона адресов ячеек памяти—17757776...
00001000; зона постоянно распределенных адресов
памяти 00000776... 00000000. Подробное описание
МПИ приведено в приложении 3.

Система прерываний
Прерывания служат для организации ввода-вывода информации, а также для сообщения системе
о возникновении необычных и запланированных
программных ситуаций в самом процессоре. По
принципу организации ввода-вывода устройства
можно разделить на программно управляемые и
устройства с прямым доступом в ОП (УПД).
В простейшем случае ввод-вывод информации
для устройств первого типа производится по следующему алгоритму. Процессор с помощью обычных команд читает или записывает информацию в
соответствующий регистр данных контроллера периферийного устройства. Достоверность информации при выводе или готовность принять следующий
байт при вводе определяются разрядом готовности
в управляющем регистре. Ожидание достоверной
информации может осуществляться программным
опросом разряда готовности или через прерывание.
В первом случае процессор постоянно остается на
программе обслуживания периферийного устройства, во втором — процессор, записав очередной
байт в регистр данных, может перейти на выполнение другой программы. После завершения операции периферийным устройством
контроллер
установит запрос на прерывание.
Для УПД процессор заносит в соответствующие
регистры информацию об объеме массива данных,
адресе в ОП, месте расположения на носителе, а
также команду. При получении команды типа «чтение/запись» внешнее устройство осуществляет обмен данными с ОП без участия процессора (прямой
доступ в память). Запрос на прямой доступ устанавливается по линии BDMRL на МПИ. Устройство, установившее запрос на линии, получит от ар-

битра процессора разрешение по линии BDMGL, не
ожидая выполнения очередной команды процессора. Далее, если МПИ не занят другим задатчиком,
задатчиком становится УПД. Процессор при этом,
если ему нужен МПИ, приостанавливает выполнение команды, а после освобождения МПИ продолжает ее выполнение. УПД может занимать МПИ
на время передачи от 1 до 16 слов данных. По завершении операции ввода-вывода УПД устанавливает запрос на прерывание. Для этого УПД должно быть подключено к одной из четырех линий программных прерываний BIRQ7L... BIRQ4L, определяющих уровень приоритета его прерывания. При
одном уровне более высокий приоритет имеет устройство, которое физически ближе подключено к
процессору.
Процессор рассматривается как устройство с изменяемым уровнем приоритета, задаваемым программно с помощью разрядов PSW[7...5]. В табл.7
Таблица 7
Причина
прерывания

RWRF
FPE
PARITY
BIRQ7
BEVNT
BIRQ6
BIRQ5
BIRQ4
HALT

Адрес вектора прерывания

24
244
114
Устанавливается
ввода-вывода
100
Устанавливается
ввода-вывода
То же
»

команд с плавающей запятой (ПЗ), вызывает прерывание по вектору с адресом 244;
PARITY —ошибка при обращении к памяти, вызывает прерывание по вектору с адресом 114.
Для сообщения системе о возникновении необычных или запланированных программных ситуаций
служат внутренние прерывания (табл. 8). При отработке внутренних прерываний анализируется состояние следующих регистров процессора:
CPUERR, фиксирующего ошибочные ситуации в
программном обеспечении;
P1RQ[15... 9]. обеспечивающего семь уровней
запросов на программное прерывание;
MMR0, фиксирующего ошибки диспетчера памяти;
FPS и FEC, фиксирующих ошибочные ситуации
при выполнении команд с плавающей запятой.
Реакция процессора при возникновении запроса
на прерывание может быть двоякой: выполнение
команды завершается или выполнение команды подавляется (см. табл. 8).
Таблица

Уровень
приоритета

на устройстве

Н/М
Н/М
Н/М
7

на устройстве

6
6
5
4
См. примечания

П р и м е ч а н и я . 1. Н/М — запрос не маскируется. 2. Сигнал, поступающий по линии BHALTL, обычно имеет самый
низкий приоритет. Однако при чтении вектора прерывания он
получает наивысший приоритет. Это дает возможность пользователю прерывать бесконечное зацикливание программы,
которое возникает, если при чтении вектора обнаруживаются
условия прерывания программы.

Адрес вектора прерывания

4

Нечетная адресация, тайм-аут
Нарушение «желтой зоны» стека
Нарушение «красной зоны» стека
Команда HALT

10

Несуществующий код команды
Несуществующий режим адресации
Команда «Вызов супервизора» CSM
Команда BPT
Прерывание по Т разряду PSW
Команда ЮТ
Нарушение в системе питания
Команда ЕМТ
Команда TRAP
Ошибка по паритету при обращении к памяти
Маскируемые программные прерывания уровней 7...1 по содержимому
регистра PIRQ [15...9]
Исключительные ситуации команд
с ПЗ:
несуществующий код команды;
несуществующий режим адресации;
деление на нуль;
ошибка преобразования числа с
ПЗ в число с фиксированной запятой (ФЗ);
переполнение порядка;
исчезновение порядка;
неверные данные

14
20
24
30
34
114
240
244

приведены внешние по отношению к процессору запросы на прерывание. Их можно разделить на маскируемые и немаскируемые. Маскируемые запросы
приходят по линиям BEVNTL (запрос на прерывание от таймера) и BIRQ7L... BIRQ4L. При получении запроса по одной из этих линий процессор сравнивает приоритет запроса с собственным приоритетом. В случае, если приоритет процессора выше или
равен приоритету запроса, прерывание не происходит. Если же приоритет запроса выше, процессор
выдает сигнал разрешения передачи по линии
BIAKL. После выполнения текущей команды процессор начинает выполнять процедуру прерывания,
считывая с шин МПИ адрес вектора прерывания,
установленный устройством.
К немаскируемым запросам относятся следующие:
BHALTL — запрос на останов, переводит процессор в режим эмулятора пульта;
PWRFL — нарушение в подаче питания, вызывает прерывание по вектору с адресом 24;
FPE — исключительная ситуация в ускорителе

Причина прерывания

250

Ошибка диспетчера памяти

8

Выполнение
текущей
команды

Подавляется
Завершается
Подавляется
См: примечание
Подавляется
>

Завершается

Подавляется
Завершается

Подавляется
»
»

Завершается

»

»

Завершается
или подавляется
Подавляется

П р и м е ч а н и е . Команда HALT может выполняться поразному в зависимости от режима процессора и режима выполнения самой команды HALT. В режиме «Ядро» при
M R [ 3 ] = 0 процессор переходит в режим эмулятора пульта,
а при MR [3] = 1 происходит прерывание по вектору с адресом 4. В режимах «Пользователь» и «Супервизор» команда HALT вызывает прерывание по вектору с адресом 4.

Стандартная процедура программного прерывания состоит из записи в ОП информации о прерываемой программе и перехода с помощью вектора
прерывания на программу, обслуживающую данный
тип прерывания. Информация о прерванной программе записывается в стек обслуживающей программы в виде двух слов: первое слово (старший
адрес)—содержимое PSW, второе (младший адрес) — содержимое PC, указывающее адрес команды, на которую надо вернуться после завершения
обслуживающей программы. Вектор прерывания
представляет собой два смежных слова ОП: первое слово (младший адрес) определяет содержимое
PC, второе — PSW обслуживающей программы.
При записи в регистр PSW все используемые разряды, кроме разрядов 13 и 12, устанавливаются по
информации из ОП. В разряды 13, 12 переписывается значение разрядов 15, 14.
Программа, обслуживающая прерывание, может в свою очередь быть прервана более приоритетным прерыванием. Это наслаивание приоритетных прерываний может продолжаться до любого
уровня и ограничено только объемом памяти, отведенной под стек. Обычно программа обслуживания прерывания выполняет переход на прерванную
программу с помощью команды RT1 или RTT, которая извлекает два слова из стека и загружает их
обратно в регистры PSW и PC. Если во время процедуры перехода на программу обработки прерываний возникает прерывание по нечетной адресации
или тайм-ауту, процессор выполняет прерывание
по вектору с адресом 4.

Архитектура дисковой памяти
Комплекс СМ 1425 использует новый подход к
организации взаимодействия центрального процессора, оперативной памяти и контроллеров внешних
устройств с прямым доступом типа дисковой памяти. Сущность подхода состоит в упорядочении аппаратных и программных средств, образующих типовую подсистему массовой памяти или, иначе, архитектуру массовой памяти (АМП). Данная архитектура предполагает три независимых слоя (рис.
18), связанных между собой стандартными интерфейсами. Это позволяет производить изменения
внутри одного слоя без воздействия на другие, что
дает возможность объединять и согласовывать различные аппаратные и программные ресурсы.
В рамках АМП команды и данные передаются
через интерфейсы от слоя к слою в форме пакетов
сообщений. В главном слое центральный процессор
выполняет прикладные пользовательские программы, которым требуется массовая память. Различные функции слоя контроллера обеспечивают главному слою возможность безошибочной записи или
чтения данных по мере необходимости с его собственной скоростью. Главный слой использует для
выполнения операций ввода-вывода два подслоя
программного обеспечения. Подслой, называемый
драйвером массовой памяти, в ответ на требования
от прикладных программ пользователей создает пакеты сообщений в соответствии с протоколом управления массовой памятью для того, чтобы выполнять функции ввода-вывода общего характера,
такие, как чтение и запись. В этом же подслое драйвер диагностики строит пакеты сообщений в соответствии с протоколом диагностики. Другой подз

Заказ 13

Рис. 18. Компоненты архитектуры массовой памяти

слой, драйвер портов, постоянно находящийся в
главном слое, передает пакеты по шине между главной машиной и контроллером.
Слой контроллера включает в себя драйвер портов, который получает сообщения от драйвера портов главной машины или передает ему сообщения.
Две обслуживающие подсистемы — одна для сообщений протокола массовой памяти и другая для
сообщений протокола диагностики — представляют
собой программируемую часть контроллера и как
таковые определяют функциональные особенности
подсистемы. Контроллер содержит также программную часть, управляющую графиком сообщений
между контроллером и накопителем.
Существенным отличием принятой архитектуры
от архитектуры СМ 1420 является то, что используется единственный драйвер массовой памяти, управляющий всем обменом сообщений между заданной операционной системой и любым устройством
массовой памяти определенного класса — НМД или
НМЛ. Драйвер массовой памяти не содержит никакой информации, относящейся к конкретному
контроллеру или НМД (НМЛ). Таким образом, для
любого числа типов контроллеров или накопителей, работающих в определенной вычислительной
системе, нужен драйвер только одного класса.
Драйвер, содержащийся в главной машине, освобождается от хранения данных о диске. Контроллер и диск, работая совместно, передают в главную
машину только данные. Все необходимые действия
по обнаружению ошибок, их исправлению и восстановлению работоспособности системы выполняются
в контроллере.

Состав комплекса
На начало производства запланирован выпуск
двух типовых комплексов СМ 1425.01 и СМ 1425.02,
13

отличающихся друг от друга только объемом оперативной и внешней памяти. По мере развития технических и программных средств, а также исходя из
опыта эксплуатации СМ 1425, могут быть разработаны новые конфигурации.
Основой типового комплекса является базовый
блок. Он выполнен в виде небольшой стойки (тумбы), которую рекомендуется устанавливать рядом с
рабочим местом оператора. Другие составные части комплекса — видеотерминалы,
печатающие
устройства — имеют настольное исполнение и могут располагаться на удалении от базового блока.
Электронные устройства выполнены в виде одноплатных модулей, представляющих собой блоки
элементов на плате типа Е2 размером 220X
Х233,4 мм. В базовом блоке имеется монтажный
блок для установки восьми БЭ.
В типовых комплексах, составы которых приведены в табл. 9, занято шесть мест. Два свободных
места могут быть использованы для расширения
комплексов. Предусмотрена возможность подключения к базовому блоку аналогичного ему по конструкции дополнительного блока, что позволяет
строить комплексы с применением более восьми БЭ.
Устройствами расширения базового комплекса являются: устройство согласования системных интерфейсов—МПИ
и ОШ СМ 1425.4511, контроллер внешней памяти на МЛ бобинного типа
СМ 1425.5021, контроллер внешней памяти на МЛ

потокового типа СМ 1425.5020, адаптер дистанционной связи синхронный.
Таблица 9
Количество на исполнение

Наименование составных частей типовых
комплексов

CM 1426.С1 СМ 1425.02

Процессор
Модуль оперативный запоминающий
СМ 1425.3537.02
Накопитель
на
магнитном диске
СМ 5508
Накопитель на
магнитном
диске
СМ 5509
Накопитель на гибком магнитном диске СМ 5640
Контроллер НМД и НГМД СМ 1425.
5140
Видеотерминал
СМ 7238
(или
СМ 6329.02)
Печатающее устройство СМ 6329.02
Контроллер интерфейсов групповой
(КГИ) СМ 1425.7009
Мультиплексор
передачи
данных
СМ 1425.8540 (СМ 1425.8544)
Операционная система ОС РВМ

1
1

1
1
2

—

2

—

2

2

1

1

2

2

1
1

1
1

1

1

1

1

КОНСТРУКТИВНО-ЭЛЕМЕНТНАЯ БАЗА
Конструкция

Элементная база

Конструктивно комплекс выполнен в виде тумбы, устанавливаемой под столом или рядом с ним,
и внешних устройств, располагаемых на столах.
Основными конструктивными элементами комплекса являются: блок элементов, блок монтажный
(БМ), корпус, тумба. БЭ — многослойная печатная
плата с расположенными на ней электро- и соединительными элементами. На плате закреплен экстрактор для установки и фиксации БЭ в монтажной
панели БМ. БМ — несущая конструкция, на каркасе которой размещаются блок электропитания, системный пульт, монтажная панель и направляющие для установки восьми БЭ, два накопителя на
жестких магнитных дисках, два накопителя на гибких магнитных дисках и распределительная плата
для подключения накопителей. Внешние устройства
(видеотерминалы, печатающие устройства) подключаются через распределительную панель. Межблочные соединения БМ выполнены кабелями и перемычками. Для организации вентиляции в БМ
имеются три вентилятора, два из которых установлены непосредственно в блоке электропитания.
БМ, помещенный в корпус, представляет собой
тумбу. Корпус состоит из двух жестко соединенных
стенок, передней и задней панели, фиксирующихся
с помощью защелок. Для установки изделий на пол
на корпусе закреплена подставка. В нижней и верхней частях корпуса выполнены прорези для обеспечения вентиляции устройств и блоков. Схема вентиляции вертикальная. Для подключения внешних
устройств снимается задняя крышка и обеспечивается доступ к распределительной панели.

Вычислительный комплекс СМ 1425 использует современную элементную базу, основу которой
составляют
микропроцессоры,
созданные
по
К/МОП- и п — МОП-технологии, полузаказные схемы на базовых матричных кристаллах, элементы
памяти различного уровня интеграции и быстродействия.
Центральный микропроцессор
Центральный микропроцессор (ЦМП) используется в блоке элементов процессора и представляет
собой гибридную микросборку на керамической
многослойной плате с 60 выводами. На плате размещены две микросхемы: КН1831ВМ1 (обрабатывающая часть) и КН1831ВУ1 (управляющая часть)
с 84 выводами каждая. Микросхема КН1831ВМ1
выполняет все арифметические и логические функции, преобразование адресов и генерирует сигналы
синхронизации ввода-вывода. Помимо непосредственно обрабатывающей части эта микросхема содержит диспетчер памяти, управление вводом-выводом, управляющие регистры для арифметики с
плавающей запятой и оперативного буферного запоминающего устройства. Микросхема КН1831ВУ1
управляет работой КН1831ВМ1 по микрокомандам.
Основная составляющая часть КН1831ВУ1—устройство микропрограммного управления и логика
управления чередованием микрокоманд. Максимальная частота работы схемы 15 МГц.

Значительная доля быстродействия ЦМП достигается благодаря механизму предвыборки и
предварительного декодирования. При этом обращения к памяти перекрываются с внутренними операциями и необходимость явной выборки инструкции и циклов декодирования делается минимальной. Операции предвыборки и преддекодирования
выполняются в ЦМП автоматически и не могут
быть изменены пользователем. Главная функция
механизма предвыборки — наполнение четырех регистров информацией и дальнейшее их соответственное пополнение. Эти четыре регистра: виртуальный счетчик программ (VPC), физический счетчик
программ (РРС), буфер предвыборки (РВ) и регистр инструкций (IR), имеют коллективное название — конвейер предвыборки. Содержимое регистров в начале конвейера используется для определения содержимого регистров далее по конвейеру.
Когда конвейер заполнен, говорится, что механизм
предвыборки находится в устойчивом состоянии.
Процесс накопления конвейера следующий:
Микроцикл 1 Микроцикл 2 Микроцикл 3 Микроцикл 4
УРСч-РС
PPC+-MMU РВ^-М[РРС] IR+-PB
(VPC)
PPC^-MMU РВ^-М[РРС]
VPG+(VPC)
PPC^-MMU
+-VPC + 2 VPC-*(VPC)
-«-VPC+ 2
VPC^+-VPC + 2
РС-*-РС + 2

MMR2^-PC
В микроцикле 1 VPC просто устанавливается
равным PC. В микроцикле 2 VPC посылается через
MMU (диспетчер памяти), и результирующий физический адрес загружается в PC. Затем VPC увеличивается на 2. В этот момент мы имеем правильные VPC и РРС и говорится, что конвейер синхронизирован. Иногда при выполнении макроинструкции конвейер является синхронизированным, но не
заполненным. В таком случае нужно выполнить
микроциклы 3 и 4 для следующей макроинструкции.
В микроцикле 3 слово в памяти, адресуемое РРС,
выбирается и поступает в РВ. В РРС поступает перемещенный (отображенный) VPC и затем VPC
снова получает приращение. В микроцикле 4 РВ посылается в IR и декодируется как следующая макроинструкция (заметим, что ЦМП взводит PRDC
в этот момент). Новое содержимое РВ выбирается
из ячейки памяти, адресуемой РРС. В РРС снова
поступает перемещенный (отображенный) VPC, и
VPC снова получает приращение. В течение того
же микроцикла 4 прежнее PC загружается в MMR2
(если MMR0[5-.. 13] =000) и затем увеличивается
на 2.

В устойчивом состоянии, т. е. когда микроцикл
4 завершен, IR содержит выполняемую макроинструкцию, РВ—данные из ячейки памяти, указываемой PC, РРС — физический адрес следующего слова, которое должно быть предвыбрано, и VPC —
приращенное значение PC. После входа в устойчивое состояние поток макроинструкций, работающих только с регистрами, может выполняться со
скоростью одна инструкция на микроцикл (т. е.
микроцикл 4). В то время, как одна инструкция
выполняется, следующая декодируется и следующая предвыбирается в РВ. В течение микроцикла
4 содержимое буфера предвыборки загружается в
IR, а слово, адресуемое РРС, — в РВ, VPC перемещается и загружается в РРС и VPC приращивается на 2. Таким образом поддерживается устойчивое состояние, что позволяет в следующем микроцикле выполнить следующую макроинструкцию.
Заметим также, что шина ЦМП остается занятой
100% времени.
Инструкции, работающие с непосредственными
данными и регистром, также используют механизм
предвыборки максимально. В устойчивом состоянии
поток этих макроинструкций выполняется в два
микроцикла (микроциклы 3 и 4). В течение микроцикла 3 данные РВ передвигаются в служебный
регистр. В течение микроцикла 4 операция выполняется. В обоих циклах устойчивое состояние механизма предвыборки поддерживается предвыборкой следующего слова инструкции. Шина ЦМП
снова занята 100% времени.
Конвейер предвыборки снова заполняется после последовательности восстановления питания или
если происходит ошибка предвыборки. Последнее
случается при записи регистров PS, CCR, PC или
любых регистров диспетчера памяти. Ошибка предвыборки нарушает правильность только РВ. Это
означает, что конвейер остается синхронизированным и может быть снова заполнен за два микроцикла.
Рассмотрим следующую программу в качестве
примера потока в конвейере:
Виртуальный
Символическое
Восьмеричный
адрес
представление
код
1000
MOV R2, R3
010203
1002
BIS#1,R3
052703
000001
1004
ADD Rl, R3
060105
1006
CLRR0
005000
1012
ADD R3, R0
060300
Поток информации через конвейер происходит,
как показано в табл. 10.
Таблица
Микроциклы

Регистр
конвейера

PC
IR
РВ
РРС
VPC

N

1002
MOV (010203)
BIS (052703)
MMU (1004)
1006

* Инструкция в ячейке 1014.

N+l

1004
BIS (052703)
000001
MMU (1006)
1010

N+2

N+3

N+4

1006
BIS(052703)
ADD (060105)
MMU (1010)
1012

1010
ADD (060105)
CLR (005000)
MMU (1012)
1014

1012
CLR (005000)
ADD (060300)
MMU (1014)
1016

N+5

! 1014
ADD (060300)
*

MMU (ION;)
1020

10

Заметим, что этот пример начинается с микроцикла N, ко времени которого конвейер предвыборки уже заполнен, т. е. находится в устойчивом состоянии. Все инструкции в примере выполняются
за один микроцикл, за исключением инструкции
BIS, выполняемой за два микроцикла.
Отличительной особенностью ЦМП является
также встроенный микропрограммный отладчик,
который позволяет эмулировать функции пульта с
системного терминала.
Периферийный микропроцессор
Периферийный
микропроцессор
К1807ВН1
представляет собой микросхему с 40-выводным
двухрядным корпусом, реализует базовую систему
команд СМ ЭВМ и используется в периферийных
интеллектуальных контроллерах (например, в контроллере памяти на магнитных дисках). Он имеет
встроенный контроллер динамической и статической памяти, систему прерываний по четырем уров-'
яям, встроенное управление прямым доступом. Максимальная частота синхроимпульсов 7,5 МГц.
Микросхемы памяти
Микросхема К565РУ7 используется в качестве
основного элемента оперативной памяти динамиче-

ского тийа комплекса СМ 1425. Ёмкость микросхемы 256КХ1 бит в корпусе, время выборки относительно сигнала выбора адреса столбцов не более
125 не. Управление накопителем памяти осуществляется от 16-разрядной схемы обнаружения и коррекции ошибок КМ1804ВЖ1.
Микросхемы КМ132Р45В 4КХ 1 бит и КР132РУ12А
4КХ 1 бит используются для организации буферной
статической памяти типа КЭШ. Время выборки у
этих микросхем не более 55 не. Схемы обеспечивают
синхронный обмен данными с центральным микропроцессором.
В комплексе СМ 1425 широко применяются схемы электрически программируемой постоянной памяти, программируемых логических матриц и схемы программируемой матричной логики. Встроенные
тесты и программа загрузки используют две микросхемы постоянной памяти с ультрафиолетовым стиранием типа К573РФ6 емкостью 8КХ8 бит. Элементная база схем интерфейса включает в себя
схему приемопередатчика
с регистром
типа
К1804ВА2, а также набор микросхем серии К559.
Характерной особенностью ВК СМ 1425 является
применение быстродействующих микросхем серии
К1531 с малым потреблением.

СИСТЕМА ЭЛЕКТРОПИТАНИЯ
Электропитание комплекса осуществляется от
однофазной сети переменного тока напряжением
220 B±i5x и частотой (50±1) Гц. Напряжение
220 В подается на базовый блок, видеотерминалы,
печатающие устройства. В базовом блоке данное
напряжение поступает на источник электропитания
В260 и три вентилятора. Оборудование электропитания базового блока обеспечивает: подключение
базового блока к сети переменного тока напряжением 220 В с током потребления не более 3,5 А;
централизованное включение питания; принудительную вентиляцию всех устройств, размещенных в
блоке; определенную последовательность включения и выключения стабилизированных напряжений; возможность подключения цепи централизованного включения питания при расширении
комплекса; индикацию наличия напряжения переменного тока 220 В и напряжений постоянного тока;
фильтрацию радиопомех.
Все устройства, установленные в базовом блоке,
питаются от вторичных напряжений источника
В260. Токи, потребляемые отдельными устройствами от источника В260, приведены в табл. 11. Блок
В260 вырабатывает также управляющие сигналы
выдаваемые на МПИ комплекса: BERACL — ава
рия сети питания, BERDCL — авария источника пи
тания. При снятии задней крышки корпуса базо
вого блока обеспечивается доступ к передней пане
ли В260, где расположены ввод сетевого питания
сетевые предохранители, светодиоды «Вкл» и «Ава
рия», шлиц потенциометра для регулировки выход
ных напряжений, розетка для подключения цепи

Т а б л и ц а 11
Ток, потребляемый ог источиика
В260. А
Устройства BK СМ 1425

Процессор
СМ 1425.3537
СМ 1425.3537.01
СМ 1425.3537.02
СМ 5508
СМ 5509
СМ 5640
СМ 1425.5140
СМ 1425.7009
СМ 1425.8540
СМ 1425.8544
СМ 1425.5021
СМ 1425.4511

5 В. 40 А

+ 1 2 В, 10 А

6,5
4,5
5,0
6,0
1
1
1
6,5
2,5
1,5
1,5
6,5
3

0,02

0,05

—

—

—

—

2
2

—

- 1 2 В, 1Аг

—

—

1,8

—

—

—

0,04
0,1
0,15

0,1
0,15
0,1

—

—

—

—

централизованного включения питания при расширении комплекса, шильдик. На задней панели В260
расположены разъемы для разводки выходных напряжений и подключения вентилятора. На пульте
управления базового блока находятся переключатель включения-выключения сети «1—0», светодиод «Сеть» индикации наличия 220 В, светодиод «Питание» индикации наличия всех номиналов напряжений постоянного тока.

ПРОЕКТИРОВОЧНОЕ ОБЕСПЕЧЕНИЕ
Модуль оперативный
запоминающий
(МОЗ) С М 1425.3537

Место установки
модуля

7
6

Предназначен для использования в составе вычислительного комплекса СМ 1425 и имеет два исполнения в зависимости от емкости памяти. Сопряжение устройства с комплексом осуществляется в
соответствии с МПИ по ГОСТ 26765.51—86.
Адресное пространство комплекса имеет емкость 4 Мбайта и допускает установку одного или
двух МОЗ согласно табл. 12. Причем МОЗ № О
всегда устанавливается на место 7, а МОЗ № 1 —
на место 6 (номера МОЗ присвоены условно). Фактически старшим
адресом
памяти
является
17757777, так как старшие 4 Кбайт являются зоной
регистров. Номер МОЗ определяется разрядом адреса [21], а выбор регистра состояния — разрядом
адреса [1]. Адрес [21...0] и данные [15...0] пере-

Адресное пространство модуля

Адрес регистра
состояния

17772104
17772106

00000000... 07777777
10000000... 17777777

даются по мультиплексированным интерфейсным
шинам адреса и данных BDAL [21...0JL. Разводка
сигналов МПИ на разъеме приведена в приложении 3.
МОЗ может выполнять передачу данных блоками. Максимальный размер блока 16 слов при условии, что разряды [4...0] начального адреса блока
равны нулю. В этом режиме адрес выставляется на
шины один раз, а затем передается последовательность данных до 16 слов.
В МОЗ предусмотрен регистр состояния CSR,
имеющий три формата согласно табл. 13. В таблиТ а б л и ц а 13

Формат 1

||
CSR (2) -

Бит CSR

Формат 2

Формат 3

0
CSR [2] - 1

CSR 114] — 0

Читается с
МПИ

Пишется с
МПИ. сбрасывается по
INITL

1

+
+
+

+
+
+

2
3

4
5
6
7
8
9
10
11
12
13
14
15

+
+
+
+
+
+
+
+
+
+
+
+
+

+
+

Примечание.

Отменяется
при защите

CSR 1 1 4 1 - 1

Разрешение прерывания при некорректируемой ошибке
Запрет коррекции одиночных ошибок
Запрет записи контрольных разрядов. Чтение формата 3
Номер защищенной зоны
Признак любо*! ошибки
АНО 11
АНО 18
СЛО 0
АНО 19
АНО 12
СЛО 1
АНО 13
АНО 20
СЛО 2
АНО 21
АМО 14
ело 3
АНО 15
0
СЛО 4
АНО 16
0
ело 5
АНО 17
АЛО 19
0
0
0
АЛО 20
Разрешение защиты
Чтение формата 2
Признак некорректируемой ошибки

0

Формируется
при ошабке

«+.»— реализация

типа

—
—
—
—
—
—
—
—

+
+
+

—1

— .

+
+

—

—

—

—

+
+
+
+
+
+
+
+
+

—

—

—
—
—.
—

—

—

—

—

—

+

—•

управления разрядом CSR.
Таблица

Код CSR

14

Биты CSR
Примечание

14

2

12

0

0

0

А17

1

0

0

X

1

А20

11

9

8

7

6

5

А16

А15

А14

А13

А12

All

0

0

0

А21

А20

А19

А18

А19

С5

С4

СЗ

С2

С1

СО

10

Номер банка 1 Кслов при некорректируемой ошибке
Номер страницы 128 Кслов
при некорректируемой ошибке
Номер линейки и синдром
при любой ошибке

це приняты следующие обозначения: АНО — адрес
некорректируемой ошибки, АЛО — адрес любой
ошибки, СЛО — синдром любой ошибки. Для выбора формата необходимо записать соответствующий код в разряды [2, 14] регистра CSR согласно
табл. 14. При установке в единицу бита CSR [2] в
операциях записи отменяется запись контрольных
разрядов, т. е. записываются информационные разряды, а контрольные сохраняют свое предыдущее
состояние. При установке в единицу бита CSR [1]
отменяется коррекция одиночных ошибок.
Предусмотрена возможность отмены действий
бит [1, 2] CSR в зоне защиты. Выбор зоны защиты определяется кодом CSR [13, 3], коррекция
ошибок выполняется согласно табл. 15, а запись
контрольных разрядов — согласно табл. 16. Расположение зон приведено в табл. 17, причем разряд адреса [21] определяет номер модуля, а разряд
[20] —номер зоны. Объем зоны защиты 512 Кбайт.
Таблица

МОЗ транслирует сигналы BIAKIL — BIAKOL,
BDMGIL — BDMGOL.
В состав модуля СМ 1425.3537 (рис. 19) входят
следующие функциональные узлы: узел управления

15

Код CSR
Режим работы МОЗ

3 1

13

X X 0
0 X 1
1

0

1

1

1

1

Разрешение коррекции по всему объему
Запрет коррекции по всему объему
Запрет коррекции по всему объему, кроме первых 512 Кбайт
Запрет коррекции по всему объему, кроме вторых 512 Кбайт
Таблица

16

Код CSR
Режим работы М О З

3

13

2

X X

0

0 X

1

1 0

1

1

1

1

Разрешение записи контрольных разрядов по
вссму объему
Запрет записи контрольных разрядов по всему объему
Запрет записи контрольных разрядов по вссму объему, кроме первых 512 Кбайт
Запрет записи контрольных разрядов по вссму объему, кроме вторых 512 Кбайт

Таблица
Место

Зона защиты

17

Адрес

7

Первые 512 Кбайт
Вторые 512 Кбайт

00000000. ..01777777
02000000. ..03777777

6

Первые 512 Кбайт
Вторые 512 Кбайт

10000000. ..11777777
12000000. ..13777777

В регистре состояния хранятся признаки одиночной и двойной ошибки, а также код синдрома и адрес ошибки. На шину BDAL[17]L выдается сигнал
разрешения прерывания по ошибке, а на шину
BDAL[16]L — сигнал некорректируемой ошибки,

Рис. 19. Структурная схема МОЗ

СВ, узел хранения MB, мультиплексор
адреса
АМХ, регистр адреса AR, счетчик слов WC, дешифратор адреса RAD, узел контроля НВ, регистр состояния CSR, узлы приемопередатчиков RT1 и RT2,
буфер считанных данных BUF, кварцевый генератор G1, мультивибратор G2. Узел СВ выдает управляющие сигналы в остальные узлы модуля,
управляет внутренними потоками информации, обеспечивает периодическую регенерацию запоминающих ИМС. Узел хранения MB содержит 88 запоминающих ИМС К565РУ7 емкостью 256 Кбит каждая,
размещенных в четырех линейках по 22 разряда, из
которых 16 информационных и 6 контрольных.
Мультиплексор адреса АМХ преобразует 18-разрядный параллельный код адреса в 9-разрядный
мультиплексированный код адреса — две посылки
по 9 разрядов: адрес строки и адрес столбца. Регистр AR предназначен для хранения адреса, принятого с интерфейса. Счетчик слов WC формирует
адреса слов в режиме блочной передачи данных.
Дешифратор адреса RAD служит для определения
адреса регистра состояния согласно табл. 12. Узел
контроля НВ обеспечивает формирование контрольных разрядов по коду Хэмминга при записи данных

в узел хранения, а также коррекцию одиночных и
обнаружение двойных ошибок при чтении данных
из узла MB. Формирование контрольных разрядов
приведено в табл. 18, расшифровка синдромов при
чтении —в табл. 19. В таблицах приняты следуюТаблица

18

ФУНКЦИЯ

.или*

Разряд данных

С5 С4
0
1
2
3

_
—

—

X
X
X
X
X
X

—
—

4
5
6
7
8
9

—
—
—
—

X
X
X
X
X
X
X
X

10
11
12
13
14
15

Исключающее

Исключающее
.ИЛИ-НЕ-

Исключающее

СЗ

Q2

С1

X
X

X
—

—

—

X
X
X

X
X

—
—

—

X

—

X

—

—

—

—

X
—

X
X

X

—

—

—

—

X
X
X

X
X
X

X
X

X
—

—

—

—

X
X
X

—«

—

—

СО 1

X
X
X

—

—

.или-

X

—

—

—

X

—

—

—

X

—

—

—

X

—

X

—

—

Таблица
Младшие
разряды
синдрома

SO

0

" S1

0

0

S2

0

0

т

Старшие
разряды
синдрома
S5

S4

S3

0

0

0

т
и

0

0

1

п

0

1
1
0
0
1
1

0

О
ш
и

0

1
1
1
1

1
0
1
0

1

1

0

19

0

I

о

о

1

1

1

1

1

1

0

1

1

0

0

Тип ошибки

б
к
и

• С0С1
СЗ D D
С4 D D
D 5 6
С5 D D
D 11 12
D 14 М
М D D

DC2 D
1 D М
2 D 3
D 7 D
8 D 9
D 13 D
D 15 D
М D М

ТЕХНИЧЕСКИЕ ДАННЫЕ
Информационная емкость, Мбайт:
СМ 1425.3537
СМ 1425.3537.02
Разрядность ячейки памяти, бит .

0.5
2
. . . 16+6 контрольных
Операции, выполняемые модулем . . . .
чтение
слова
(ЧТС),
запись
слова
(ЗПС),
чтение — модификация — запись, запись байта, блочная передача (блочная
запись, блочное
чтение)
Цикл обращения при операциях ЧТС, ЗПС
без учета времени обмена по шине и при
отсутствии регенерации, мке
не более 0,7
Время выборки при операции ЧТС от сигнала BDINL до сигнала BRPLYL при отсутствии регенерации, мке
не более 0,5
Питание от источника постоянного тока
напряжением,В
5±0,25
Потребляемый ток, А
7
Габаритные размеры, мм
248Х240Х1Ь
Масса, кг
°»7

Контроллер Н М Д и Н Г М Д
С М 1425.5140

1

1

хронизацию работы узла управления СВ. Мультивибратор G2 работает на частоте около 125 кГц и
вырабатывает запросы на регенерацию запоминающих ИМС. Потенциал на входе Х2:С17 определяет
номер МОЗ и его адресное пространство согласно
табл. 12. Вход Х2: С16 не используется.

D М
0 D
4 D
D М
10 D
D М
D М
М D

щие условные обозначения: X — входит в функцию,
* — нет ошибок, — цифра — место одиночной ошибки, D—двойная ошибка, М — три и более ошибок.
Регистр состояния CSR служит для диагностирования неисправностей узлов модуля и позволяет выполнять такие диагностические операции, как запрет записи контрольных разрядов, запрет коррекции одиночных ошибок, отмена запретов в защищенной зоне, разрешение прерывания по ошибке,
чтение адреса некорректируемой ошибки, чтение
адреса и синдрома любой ошибки. Узел приемопередатчика RT2 выполняет прием адреса и обмен
данными, а узел RT1—обмен управляющими сигналами МОЗ с интерфейсом. Кварцевый генератор
G1 работает на частоте 20 МГц и обеспечивает син-

Предназначен для управления малогабаритными внешними запоминающими устройствами (ВЗУ)
на гибких и несменных жестких магнитных дисках
(НГМД типа СМ 5640 и НМД типов СМ 5508 и
СМ 5509) с диаметром носителей 133 мм, использующихся в составе микроЭВМ или ВК, системная
магистраль которых обеспечивает функциональную
и конструктивную совместимость с СМ 1425. Контроллер имеет регистр адреса и состояния РАС —
772152 и регистр синхронизации обмена РСО —
772150, а также встроенные средства самодиагностики и визуальное отображение ее результатов.
Обмен данными осуществляется в режиме прямого
доступа к памяти 16-разрядными словами. Обеспечена возможность изменения логических адресов
ВЗУ с помощью перемычек.
Контроллер является микропрограммно управляемым устройством с пакетно-ориентированным
протоколом обмена. Выполнен на базе однокристального
16-разрядного
микропроцессора
КР1807ВМ1. Функционирование контроллера обеспечивается программой-монитором и микропрограммами блока микропрограммного управления
(БМУ). Монитор записан в РПЗУ, а микропрограммы БМУ — в быстродействующих ППЗУ. Монитор
осуществляет управление основными функциональными блоками контроллера и реализует часть протокола пакетного обмена между контроллером и
ЭВМ. Под пакетом здесь следует понимать информацию определенной структуры, заключающую в себе сведения о содержании и результате обмена.
Все операции, связанные с циклами обмена через
магистраль МПИ или с чтением/записью информа-

дни на носитель, реализуются с помощью микропрограмм БМУ, которые в свою очередь подчинены
монитору.
Пакетный обмен происходит в режиме прямого
доступа к памяти. В пакетно-ориентированном протоколе обмена используются три типа пакетов: пакет команд, пакет ответов, пакет коммуникаций.
Пакет команд содержит исходную информацию о
команде и других параметрах обмена, пакет ответов—информацию о состоянии ВЗУ, ошибках и
признаках обмена. Адреса пакетов команд и пакетов ответов описываются в пакете коммуникаций,
адрес которого сообщается контроллеру в начальном диалоге через регистр РАС. Пакеты формируются в буферном ОЗУ под управлением монитора
контроллера и в ЭВМ под управлением управляющих программ.
Контроллер состоит из следующих основных узлов (рис. 20): управляющего микропроцессора

следовательного и последовательно-параллельного
преобразования.
Протокол обмена осуществляется следующим
образом. Для того чтобы начать работу с контроллером, необходимо выполнить процедуру инициализации. Целью инициализации является: сообщение контроллеру параметров расположенных в области коммуникации ЭВМ, сообщение ЭВМ параметров контроллера, проверка работоспособности
контроллера и, если последняя имеет место, перевод контроллера в состояние «Включено». В результате загрузки произвольного кода в регистр
РСО (772150) контроллер стартует и засылает в
регистр РАС (чтение, 772152) слово исходного состояния. Далее следует диалог из четырех управляющих слов, которые записываются ЭВМ в регистр РАС (запись). На эти слова контроллер должен сформировать через регистр РАС
(чтение)
соответствующие ответы. В процессе
начального
диалога контроллер осуществляет тестирование
области пакета коммуникаций и внутреннего буферного ОЗУ. В случае ошибок он выходит из диалога и заносит код ошибки в регистр РАС. После
успешного завершения диалога регистр РАС обнулен.
По окончании начального диалога необходимо
подготовить пакет коммуникаций (рис. 21),
в
15

в 7

Ф

Прерывание по команде
Прерывание по ответу
Виртуальный адрес пакета ответов 1
Физическое расширениеОбласть
Флаг обмена пакетам адреса пакета
N
Виртуальный адрес пакета ответов 2
описателей
Флаг обмена пакетом Физическое расширение пакетов
адреса пакета
ответов

.•
•

•
•

•
•

•

•

•

Виртуальный адрес пакета ответов N
Физическое расширение
Флаг обмена пакетом
адреса пакета

Рис. 20. Структурная схема контроллера CM 1425.5140
(ФАПЧ — схема фазовой подстройки частоты)

(УМП) со схемой внутренних прерываний и прямого доступа, предназначенного для управления
всеми функциональными блоками контроллера согласно логике монитора; буферного ОЗУ и РПЗУ
со схемами стробирования и адресации, предназначенных для хранения команд монитора, параметров обмена, программных регистров управления
и состояния; регистров обмена и приемопередатчиков, включающих в себя регистры чтения/записи
РАС и РСО, регистр вектора, буфер обмена данными; БМУ, содержащего высокоскоростное регистровое ПЗУ с мультиплексорами ветвлений и
многофункциональные схемы прямого
доступа
(МСПД); служебных регистров и схемы управления магистралью ВЗУ; канала чтения со схемами
выделения информации и схемой фазовой автоподстройки частоты; канала записи со схемами синхронизации и предкомпенсации; схем параллельно-по-

Виртуальный адрес пакета команд 1
расширение
Флаг обмена пакетомФизическое
адреса пакета
Область
Виртуальный адрес пакета команд 2
/V
Флаг обмена пакетом Физическое расширение
описателей
адреса пакета
пакетов
•
•
•
команд
•
•
•
•

•

Виртуальный адрес пакета команд N
Физическое расширение
Флаг обмена пакетом
адреса пакета

Рис. 21. Структура пакета коммуникации

структуре которого содержится информация об адресах пакетов команд, пакетов ответов и флагах
обмена каждым пакетом. Пакеты команд и ответов резервируются для каждого виртуального пользователя при организации мультипрограммного
режима доступа к ВЗУ. Каждому пакету соответствует двухсловный описатель. Первое слово описателя содержит виртуальный адрес пакета, второе —
флаг пакета и физическое расширение адреса. После заполнения пакета коммуникаций необходимо

заполнить пакет команд и подготовить буфер для
пакета ответов. Сигналом готовности пакета коммуникаций и пакета команд со стороны ЭВМ служит сигнал чтения регистра синхронизации обмена РСО. После этого сигнала контроллер читает
параметры команды, которую ему необходимо выполнить, выполняет команду и заполняет буфер ответов. При обмене контроллер устанавливает два
флага: флаг обмена пакетом команд и флаг обмена пакетом ответа. Если задать значение вектора,
не равное нулю, то имеется возможность инициализировать прерывание по завершению обмена пакетами. После завершения обмена контроллеру можно передавать очередной пакет команд и сигнал
синхронизации; при этом должны быть установлены флаги обменов в пакете коммуникаций. Для
приведения контроллера в исходное состояние необходимо провести операцию записи в регистр синхронизации РСО. При чтении и записи в РСО передачи информации не происходит. Перечень команд контроллера приведен в табл. 20.
Т а б л и ц а 20
Код
команды
(восьмеричный)

1

20
4
12
13
24
41
42
11
10
22
40
2

3

Функция

Отвержение. Команда завершается по истечении
периода синхронизации
Выборка. Чтение данных из выбранного устройства в буфер данных
Установить характеристики контроллера
Установить характеристики устройства
Определить выбор пути
Произвести замену
Чтение. Чтение адресованного логического блока
выбранного устройства во внешнюю память
Запись. Запись информации из внешней памяти в
адресованный логический блок выбранного устройства
Включение. Логическое включение выбранного
устройства
Выключение. Перевод выбранного устройства в
свободное состояние
Очистка. Запись нулей в адресованный блок выбранного устройства
Сравнение с внешними данными. Чтение данных с
выбранного устройства и сравнение с данными внешнего ОЗУ
Получить статус команды. Сообщение статуса выбранной команды возвратом числа, отображающего
выполнение команды
Получить статус устройства. Сообщение статуса
выбранного устройства

Критерием правильности выполнения команды
служат равенство нулю регистра состояния обмена
в пакете ответов и сохранение нулевого значения в
регистре РАС. Коды регистра состояния содержат
информацию о состоянии устройства, ошибках выполнения команды и приведены в табл. 21. Коды
ошибок и отказов контроллера, возникающих при
выполнении команд, заносятся в регистр РАС.
Основной набор команд задается идентификатором, равным нулю. При идентификаторе команд,
равном 2, контроллер выполняет дополнительные и
диагностические программы. Некоторые диагности4

Заказ 13

Код
байта
(восьмеричный)

0
1
2
3
4
5
6
7
10
11
12
13
37

Состояние завершения обмена

Нормальное окончание
Неверная команда
Команда отвергнута
Выбранное устройство находится в автономном
режиме
Устройство свободно
Ошибка формата
Защита записи
Ошибка сравнения
Ошибка данных
Ошибка обращения к внешнему ОЗУ
Ошибка контроллера
Ошибка устройства
Сообщение внутренней самодиагностики

ческие программы выбирают диагностический блок
на НМД. Эго позволяет упрощать диагностику чтения и записи без использования специальных тестовых программ. В состав диагностических и дополнительных программ включены программа записи и передачи диагностического блока (только
НМД), программа чтения диагностического блока
(только НМД), программа форматирования, сравнения и исключения плохих блоков (только НМД),
программа чтения сектора без передачи данных в
магистраль, программа позиционирования. Список
дополнительных и диагностических команд приведен в табл. 22.
Таблица
Код
команды

1
2
3
4
5
6

22

Содержание команды

Установить статус дополнительных и диагностических программ
Выполнить программы обеспечения
Выполнить локальные программы (дополнительные и диагностические)
Принять данные
Передать данные
Прекратить выполнение

Схема подключения контроллера к ВЗУ приведена на рис. 22.
ТЕХНИЧЕСКИЕ ДАННЫЕ
Принцип работы контроллера

.

.

микропрограммным

Число подключаемых ВЗУ

.

но более

4

(ч

том
числе
не
бо.кс 2 НМД)

Емкость, Кбайт:
буферного ОЗУ
РПЗУ
ППЗУ
Метод записи информации
НГМД

4
32
9
на

НМД и
модифицирован-

ная фазопая модуляция
21

Обозначение

CSR
RBUF
LPR
TCR
MSR
TDR

Рис. 22. Схема подключения контроллера к ВЗУ
Скорость обмена, Кбайт/с:
для НГМД
31,25
для НМД
625
Адрес вектора прерывания
154
Разрядность данных обмена в режиме прямого доступа, бит
16
Питание от источника
постоянного тока
напряжением, В
5; 12
Ток, потребляемый ог источника, Л:
5 В
7
12 В
0,35
Габаритные размеры, мм
250X242X14
Масса, кг
1,5

Мультиплексоры передачи данных
С М 1425.8540 и
С М 1425.8544
Предназначены для работы в составе ВК
СМ 1425, обеспечивают подключение к комплексу
видеотерминалов, а также сопряжение двух вычислительных комплексов СМ 1425 через каналы передачи данных. Обмен информацией с ВК СМ 1425
обеспечивается в соответствии с требованиями
МПИ, прием и передача информации по четырем
независимым каналам передачи данных —iчерез
стык С2 или ИРПС (СМ 1425.8544). Программируемыми параметрами передачи являются: формат
символа; контроль данных на четность, нечетность или без контроля; скорость передачи данных; длина стоповой посылки. Функционирование
мультиплексора определяется программируемыми
регистрами, перечень которых приведен в табл. 23.
Регистр CSR предназначен для задания режимов работы мультиплексора и управления преры-

Наименование

Регистр управления и состояния
Регистр
принимаемых
данных
Регистр параметров линий
Регистр управления передатчиками
Регистр состояния модемов
Регистр передаваемых данных

БазовыП
адрес

Операция с
регистром

760100

Чтение/запись

760102

Чтение

760102
760104

Запись
Чтение/запись

760106

Чтение

760106

Запись

ванием. Содержимое разрядов регистра следующее:
0...2, 10, 11—не используется;
3 — контроль. Служит для организации внутреннего шлейфа цепей С103, С104. Записывается
и читается;
4 — селективный сброс. Предназначен для программного сброса мультиплексора, кроме регистра MSR и старшего байта регистра TDR. В регистре RBUF сбрасывается только RBUF[15]. Записывается и читается;
5 — разрешение сканирования; записывается и
читается;
6 — разрешение прерывания приемника; записывается и читается;
7 — прерывание приемника. Устанавливается,
когда символ доступен чтению из RBUF. Только
читается;
8, 9 — номер передатчика, вызвавшего прерывание. Только читается;
12 — разрешение прерывания по уровню тревожной сигнализации. Разрешает прерывание по
CSR[13], если разрешено прерывание приемника CSR[6] = 1. Записывается и читается;
13 — прерывание по уровню тревожной сигнализации. Вырабатывается после приема 16 символов. Только читается;
14 — разрешение прерывания передатчика; записывается и читается;
15 — прерывание передатчика. Устанавливается, если обнаружен канал передачи данных, у которого разрешена передача регистром TCR и есть
пустой буферный регистр передатчика. Только читается.
Регистр RBUF предназначен для хранения
принимаемых данных и информации о них. Является выходным регистром буферной памяти принимаемых данных. Только читается. Содержимое
разрядов следующее:
7...0 — код символа принимаемых данных;
9, 8 — номер канала передачи данных, от которого получен символ;
10, 11 — не используются;
12 — ошибка по паритету. Устанавливается, если разрешен контроль по паритету и получен бит
с неправильным паритетом;
13 — ошибка формата. Устанавливается, если
получен символ с неправильной полярностью стоповой посылки;
14 — потеря символа (переполнение). Устанавливается, если один или больше символов были

потеряны в канале, по которому принят символ,
из-за того, что буферная память принимаемых
данных переполнена;
15 —«данные действительны. Устанавливается,
если символ, находящийся в RBUF, действителен.
Регистр LPR предназначен для загрузки параметров передачи. Только записывается. Содержимое разрядов следующее:
1, 0 — номер канала передачи данных, к которому относятся загружаемые параметры;
2, 13, 14, 15 — не используются;
4, 3 — определяют формат символа: 00 —
5 бит, 01—6 бит, 10 — 7 бит, 11—8 бит;
5 — длина стоповой посылки: 0 — однократная
стоповая посылка, 1—двухкратная стоповая посылка;
6— разрешение контроля по паритету;
7 — контроль: 0 — на четность; 1—.на нечетность;
11...8 — определяют код скорости передачи данных, бит/с:
0000 — 50; 0001 —75; 0010—100; 0011 —200;
0100—150; 0101—300; 0110 — 600; 0111 — 1200;
1000 — 1200*; 1001 —2400*; 1010 — 2400; 1011 —
4800*; 1100 — 4800; 1101—9600*; 1110 — 9600;
1111 — 19200.
Скорости, отмеченные « * » , при программировании не используются;
12 — разрешение работы приемника.
Регистр TCR предназначен для управления передачей. Записывается и читается. Содержимое
разрядов следующее:
3...0 — регистр разрешения передачи. Каждый
бит соответствует каналу с тем же номером;
4...7, 12...15 — не используются;
11...8 — регистр управления цепями С108 стыка С2. Соответствие между разрядом и номером
канала: 8—0-й канал, 9—1-й канал, 10—2-й канал, И — 3 - й канал.
Регистр MSR предназначен для анализа состояния цепей С109 и С125 стыка С2. Только читается. Содержимое разрядов следующее:
3...0 — регистр состояния цепей С125 стыка С2.
Каждый бит соответствует каналу с тем же номером;
4...7, 12...15 — не используются;
11...8 — регистр состояния цепей С109 стыка
С2. Соответствие между разрядом и номером канала: 8 —0-й канал, 9—1-й канал, 10 —2-й канал, 11—3-й канал;
Регистр TDR предназначен для временного
хранения передаваемых данных и управления цепями С103. Только записывается. Содержимое разрядов следующее:
7...0 —буферный регистр передатчика. Загружается символом, который нужно передать в канал;
11...8 — регистр управления цепями С103. Соответствие разрядов номеру канала: 8 — 0-й канал,
9—1-й канал, 10 —2-й канал, 11—3-й канал;
15...12 — не используются.
В мультиплексоре применена многоуровневая
позиционно независимая система прерывания с
фиксированным уровнем прерывания 5. Количество векторов прерывания 2 — по вводу и выводу.
Адреса регистров и вектора прерывания по вводу
задаются перемычками. Перемычки размещены на
колодках БЭ мультиплексора. Адрес вектора пре-

рывания по выводу формируется увеличением адреса вектора прерывания по вводу па 4. Состав
сигналов стыка С2, используемых в устройстве,
приведен в табл. 24.
Т а б л и ц а 24
Номер цепи стыка

Наименование цепи

102

Сигнальное заземление или общий
обратный провод
Общий обратный провод оконечного
оборудования данных (ООД)
Общий обратный провод аппаратуры
передачи данных
Передаваемые данные
Принимаемые данные
Оконечное оборудование данных готово
Детектор принимаемого линейного сигнала канала данных
Индикатор вызова

102 (А)
102 (Б)
103
104
108.2
109
125

ТЕХНИЧЕСКИЕ ДАННЫЕ
Система кодирования информации
Формат символа, бит
Единица данных

. . . двоичная
5; 6; 7; 8
бит, байт, слово
(два байта)
Способ передачи цифрового сигнала данных
последовательный, асинхронный, стартстопный
Скорость передачи данных, биг/с . . . .
50; 75; 100; 150;
200;

Режим работы
Емкость буферной памяти принимаемых
данных, байт
'
Питание от источника постоянного тока
напряжением, В
Ток, потребляемый от источника, А:
+5 В
+ 12 В
—12 В
Потребляемая мультиплексором мощность,
Вт
Габаритные размеры БЭ, мм
Масса, кг .

300;

600;

1200; 2400; 4Я00;
9600; 19 200
одновременный,
двухсторонний
128
+5, -1-12, —12
1,6
0,1
0,15
15
250x245x16
0,7

Контроллер магнитной ленты
С М 1425.5021
Предназначен для обеспечения управления работой накопителей на магнитных лентах потокового типа (НМЛ-П) в системах обработки информации, построенных на базе ВК СМ 1425. Для
подключения контроллера к комплексу используется МПИ, для подключения накопителей НМЛ-П
к контроллеру — интерфейс для малогабаритных
накопителей на магнитной ленте ИНМЛ-П. Контроллер обеспечивает: переключение метода записи БВН1 с плотностью записи
в
НМЛ-П
32 бит/мм и метода записи ФК с плотностью записи 63 бит/мм; переключение режимов работы
НМЛ-П — стартстопный
и потоковый;
максимальную скорость обмена 160 Кбайт/с; номиналь-

яую емкость на один НМЛ-П 40 Мбайт. Связь
контроллера с вычислительным комплексом осуществляется через разъемы
XI и Х2
БЭ
СМ 1425/007, связь контроллера с накопителем —
через разъемы ХЗ и Х4 БЭ СМ 1425/007.
Контроллер позволяет выполнять следующие
функции: дешифрацию адреса НМЛ-П и логическое подключение его к ВК СМ 1425, а также логическое отключение НМЛ-П после завершения
операции и по команде от процессора; адресацию
программно-доступных регистров; синхронизацию
пересылок информации; передачу в процессор информации о состоянии контроллера
и НМЛ-П;
прием и передачу информации НМЛ-П; контроль
считанной информации при выполнении команд
записи и чтения; управление работой НМЛ; дешифрацию кодов команд ввода-вывода, принятых
из процессора; прием и передачу информации в
режиме прямого доступа. В контроллере имеются
два программно-доступных регистра: регистр адреса шины/буфера данных TSBA/TSDB и регистр
состояния TSSR. TSBA только читаемый регистр,
содержащий адрес последнего слова, считываемого из памяти вычислительного комплекса или записываемого в его память. TSDB предназначен
только для записи и не очищается при сбросе от
МПИ, обеспечивает контроллер начальным адресом пакета команд и может быть загружен побайтно. Побайтная загрузка TSDB используется
в диагностических целях. TSSR содержит информацию о состоянии контроллера после завершения каждой команды, а также биты 16 и 17 адреса МПИ. Запись по адресу TSSR в старший байт
рассматривается как запись в расширенный регистр буфера данных TSDBX. Запись в TSDBX
возможна при установленном в 1 бите TSSR [7].
Базовый адрес контроллера задается перемычками узла 7. Значение адреса контроллера может быть изменено с помощью перемычек узла
7 Sl.l, S1.2 на колодке S1. Базовый вариант контроллера имеет 22-разрядный адрес. Переход к
18-разрядному адресу осуществляется установкой
соответствующей перемычки S8.4 узла 18 на колодке S8. Имеется до четырех логических номеров устройств, которым соответствуют определенные узлом 24 физические номера накопителей и
режим работы накопителей. Адреса программнодоступных регистров в зависимости от логического номера устройства и установки перемычек
Sl.l, S1.2 приведены в табл. 25. Количество подключаемых логических устройств ограничивается
перемычками на колодке S1 узла 7 в соответствии
с табл. 26.
Соответствие между номерами логических устройств, номерами подключенных
накопителей,
плотностью записи и режимом работы накопителей задается состоянием перемычек S4, S5, S6 и
коммутацией контактов колодок S4, S5, S6 между собой. Номера логических устройств 0, 1, 2, 3
соответствуют номерам накопителей при установленных перемычках S4.1, S4.2, S5.1 и отсутствии
коммутации между контактами колодок. При этом
задается также старт-стопный режим работы для
всех накопителей. Базовый вариант коммутации
соответствует табл. 27.
При работе с накопителем СМ 5316 подключается только один накопитель, что обусловлено его
конструкцией.

Адреса регистров
TSBA/TSDA

TSSR

772520
772524
772530
772534

772522
772526
772532
772536

772720
772724
772730
772734

772722
772726
772732
772736

777360
777364
777370
777374

777362
777366
777372
777376

777420
777424
777430
777434

777422
777426
777432
777436

Наличие перемычки

Логический номер
устройства

0

S1.2

Sl.l

Есть

Есть

Нет

»

Есть

Нет

Нет

»

1

2
3
0
1

2
3
0
1

2
3
0
1

2
3

Таблица

26

Наличие перемычки
Количество
устройств

Логические
устройств

SI.3

S1.4

1

00
00
01
00
01
10
00
01
10
11

Есть
>

Есть
Нет

Нет

Есть

»

Нет

номера

2
3

4

Таблица
Логический
помер
устройства

Номер
накопителя

Плотность
записи,
бит/мм

0
1
2
3

0
0
1
1

32
63
32
63

27

Режим работы

Старт-стопный
Потоковый
Старт-стопный
Потоковый

Уровень приоритета контроллера на разрешение прерывания процессора задается перемычками S2.1, S2.2, S3.1 на колодках S2, S3 узла 4.
Базовый уровень приоритета 5; для изменения
уровня приоритета следует пользоваться табл. 28.

Наличие перемычек
Уровень
приоритета

4
5
6
7

S3.1

S2.2

S2.1

Есть
Нет
Есть

Есть

Есть

»

»

Нет

»

>

>

Нет

Базовый адрес вектора прерывания контроллера равен 224. Адрес вектора прерывания логического устройства 1 задается перемычками S7.1...
S7.4, S8.1...S8.3 на колодках S7, S8 узла 18 согласно табл. 29. При этом соответствующий бит
адреса устанавливается в единицу при отсутствии
перемычки или в нуль при ее наличии. Для логических устройств, имеющих номера 2 и 3, адрес
вектора прерывания увеличивается на 4 и 8 соответственно по отношению к определенному перемычками согласно табл. 29.
Таблица

29

Бит адреса

8

7

6

5

4

3

2

Перемычка

7.1

7.2

7.3

7.4

8.1

8.2

8.3

При включении электропитания в контроллере
выполняется микропрограмма
самодиагностики,
после завершения которой контроллер готов к работе. Светится индикатор БЭ СМ 1425/007.
Команды, данные и состояние передаются из памяти ВК СМ 1425 в контроллер и из контроллера
в память ВК группами байтов, называемыми пакетами (буферами). Имеются четыре типа пакетов: пакет команд, пакет данных, пакет характеристик, пакет сообщений (или конечный пакет).
Кроме того, пакеты подразделяются на пакеты
(буферы) данных и пакеты (буферы) управления.
Каждый из буферов может управляться или процессором, или контроллером. Содержимое буфера
и источника информации представлены в табл. 30.
Таблица

30

Буфер
Размер
данных

Команда

—

Данные с лен-

ты

Данные
ленту
—

—•

Источник

управления

на

—

8 байт
1 байт...65 Кбайт

Процессор
Контроллер

—

1 байт...65 Кбайт

Процессор

Характеристики
Сообщение

6... 10 байт

»

14... 16 байт

Контроллер

Передача данных и пакетов управления осуществляется по прямому доступу.
Пакет команды представляет собой, как правило, четыре 16-разрядных слова, хотя не все
команды используют все четыре слова пакета.
Первое слово в таких пакетах называется словом

заголовка. Пакет команд из двух слов состоит из
слова команды и счетчика. По этой команде пропускаются зоны в направлении движения (вперед) или в обратном направлении (назад), а также маркеры группы зон (вперед или назад), или
же осуществляется перемотка ленты в начало.
В пакете команды «Установить характеристики» второе и третье слова содержат адрес буфера
характеристики. Это обязательно четный адрес в
оперативной памяти ВК СМ 1425. Четвертое слово пакета данной команды указывает количество
байтов буфера характеристики (размер буфера):
6, 8 или 10 байт. Кроме того, команда «Установить характеристики» имеет второй пакет — пакет характеристики длиной четыре или пять слов.
Первые два слова пакета характеристики содержат адрес пакета в ОП СМ 1425. Это обязательно четный адрес. Третье слово указывает количество байтов в буфере сообщения (размер буфера) — 14 или 16 байт.
Пакет сообщения формируется в контроллере и
выдается в конце выполнения команды или по
прерыванию «Внимание». Пакет сообщения состоит из слова заголовка (слово 1), слова длины
поля данных (слово 2), слова счетчика байтов
(зон) маркеров (слово 3) и четырех или пяти слов
регистров расширенного состояния.
Обычная
последовательность
выполнения
команды чтения или записи выглядит следующим
образом:
процессор читает регистр состояния TSSR;
процессор загружает в регистр буфера данных
TSDB начальный адрес пакета команды «Установить характеристики»;
контроллер выбирает пакет команды «Установить характеристики», содержащий от трех до пяти последовательных ячеек памяти (6...10 байт).
Основной целью выполнения этой команды является получение начального адреса буфера сообщения. После завершения операции чтения или
записи состояние загружается в буфер сообщения
контроллером;
процессор загружает в регистр буфера данных
TSDB начальный адрес пакета команды чтения
или записи;
контроллер выбирает пакет команды;
контроллер как задатчик начинает передачу
данных между оперативной памятью ВК СМ 1425
и выбранным накопителем;
чтение или запись данных продолжается до тех
пор, пока не будет исчерпан счетчик данных или
не будет обнаружен конец зоны (при чтении);
информация о состоянии загружается в регистр
TSSR контроллера и пакет сообщения, определенный последней командой «Установить характеристики»;
если требуется, контроллер вызывает прерывание как сигнал о конце команды.
Пакет команды и пакет сообщения в каждый
момент времени доступны и могут использоваться
или процессором, или контроллером. При нормальной отработке команды использование обоих пакетов передается одновременно: сначала процессором контроллеру (в начале обработки команды,
когда процессор записывает адрес пакета команд
в регистр TSDB; бит АСК в заголовке пакета
команд устанавливается в единицу), а затем контроллером процессору (при завершении команды,
когда контроллер устанавливает TSSR [7] в еди-

ницу; бит АСК в заголовке пакета сообщений устанавливается в единицу, кроме случая прерывания
по «Вниманию»).

Адрес вектора
Номер
контроллера

Адаптер

Базовый адрес
регистров

ТЕХНИЧЕСКИЕ ДАННЫЕ
Базовый адрес вектора прерывания . .
Уровень приоритета
Передача данных
Количество адресуемых регистров . . . .
Количество бит информации в слове . .
Базовый адрес в восьмеричной системе для
22-разрядного адреса
Количество подключаемых накопителей
Питание от источника постоянного тока
напряжением, В
Потребляемая мощность, В-А
Габаритные размеры, мм
Масса, кг

224
4... 7
ЗПД
2
16
17772520
2

передачи

0

А1.1
Л1.2
А1.3
Л 1.4

175610
177510
164000
167770

610
174
164
770

614
200
170
774

1

А1.1
Л1.2
А1.3
А1.4

175610
176500
177510
167770

610
500
174
770

614
504
200
774

2

А1.1
А1.2
А1.3
А1.4

175610
177510
177550
167770

610
174
70
770

614
200
74
774

3

А1.1
А 1.2
Л1.3
А1.4

175620
176510
177550
167760

620
510
70
760

624
514
74
764

4

А1.1
А1.2
А1.3
А1.4

175630
176520
164010
167750

630
520
550
750

634
524
554
754

5

А1.1
А1.2
А1.3
А1.4

175640
176530
164020
167740

640
530
560
740

644
534
564
744

6

AI.1
А1.2
А 1.3
А1.4

175650
176540
164030
167730

650
540
570
730

654
544
574
734

7

Л1.1
Л1.2
Л 1.3
Л1.4

175660
176500
164040
167720

660
500
600
720

664
504
604
724

5
40
250x242x14
1,0

Контроллер интерфейсов
групповой С М 1425.7009
Предназначен для работы в составе ВК СМ
1425 — подключения внешних устройств типа алфавитно-цифровые видеотерминалы, печатающие
и другие аналогичные устройства, а также для сопряжения двух В К СМ 1425. Контроллер обеспечивает асинхронную передачу данных между МПИ
и каналами передачи данных (ПД). Функции контроллера определяются входящими в его состав четырьмя автономными блоками управления: адаптерами А1.1 ... А1.4, имеющими общий выход на
МПИ и подключающими к ВК СМ 1425 каналы
ПД.
Контроллер сопрягает ВК СМ 1425 с четырьмя
каналами ПД:
с первым каналом ПД через стык С2 с цепями
модемного управления (адаптер А1.1);
со вторым каналом ПД через стык С2 без цепей
модемного управления (адаптер А1.2);
с третьим каналом ПД через интерфейс И Р П Р
с 8-разрядной шиной данных (адаптер А1.3);
с четвертым каналом ПД через интерфейс
ИРПР с 16-разрядной шиной данных (адаптер
А1.4).
Допускается установка нескольких контроллеров в один ВК СМ 1425. Каждому контроллеру с
помощью перемычек на колодках SI, S6 присваивается индивидуальный номер, при этом каждый
адаптер контроллера имеет свой базовый адрес регистров и адреса вектора прерывания (табл. 31).
Адаптеры А1.1 и А1.2 выполняют преобразование данных, принимаемых из МПИ в виде параллельных байтов, в последовательные старт-стопные символы, выдаваемые в канал ПД, и обратное
преобразование. Содержат по четыре 16-разрядных
программно-управляемых регистра (табл. 32). Адрес регистра определяется как сумма значений базового адреса регистра и смещения. Смещение —
двоичный код в разрядах 2, 1, 0 адреса регистра.
Неиспользуемые разряды могут принимать произвольные значения.
Содержимое разрядов регистра управления и
состояния приемника для адаптеров А1.1 и А1.2
приведено в табл. 33.
Назначение разрядов буферных регистров принимаемых данных RBUF1, RBUF2 для адаптеров
А1.1 и А1.2:

приема

Таблица

Наименомание регистров

Регистр управления и
состояния приемника

Мнемоника регистров
адаптера
Смешение
А 1.1
А1.2
адреса

32

Операция
на МПИ

RCSR1

RCSR2

0

Чтение,
запись

Буферный регистр при- RBUF1
нимаемых данных

RBUF2

2

Чтение

Регистр управления и
состояния передатчика

TCSR1

TCSR2

4

Чтение,
запись

Буферный регистр пе- TBUF1
редаваемых данных

TBUF2

6

Запись

Назначение разрядов регистра
Разряд
RCSR2

RCSR1

Устанавливается по любому изменению состояния
разрядов
RCSR1
[12],
RCSR1 [13], а также при
появлении единицы в разряде RCSR1 [14]. Программно только читается.
Сбрасывается при чтении
регистра RCSR1 или сигналом BINITL
14
Отражает состояние цепи
125. Программно только читается
13
Отражает состояние цепи
106. Программно
только
читается
12
Отражает состояние цепи
109. Программно
только
читается
11...8
Не используются
7
Устанавливается аппаратно по завершению приема
символа. RCSR1
[7] = 1
формирует запрос на прерывание от приемника. Программно только читается.
Сбрасывается при чтении
регистра RBUF1 или сигналом BINITL
15

6

5

4, 3
2

1

0

Разрешает выдачу запроса на прерывание от приемника при установленном
разряде RCSR1 [7]. Программно читается и пишется. Сбрасывается сигналом
BINITL
Разрешает выдачу запроса на прерывание от приемника при установленном
разряде RCSR1 [15]. Программно читается и пишется. Сбрасывается сигналом
BINITL
Не используются
Управляет состоянием цепи 105. Программно читается и пишется. Сбрасывается сигналом BINITL
Управляет состоянием цепи 103.2. Программно читается и пишется. Сбрасывается сигналом BINITL
Не используется

Не используется

»

>

>

>

>

>

»

Устанавливается аппаратно
по завершению
приема символа. RCSR2
[7] = 1 формирует запрос
на прерывание от приемника. Программно только читается. Сбрасывается при чтении регистра RBUF2 или сигналом
BINITL
Разрешает выдачу запроса на прерывание от
приемника при установленном разряде RCSR2
[7]. Программно читается и пишется. Сбрасывается сигналом BINITL
Не используется

»

»

ъ

>

>

»

ошибки паритета в принятом символе. Сбрасывается при приеме очередного байта данных в регистр RBUF [7...0] или сигналом BINITL;
разряды 11...8 — не используются;
разряды 7...0 — образуют буфер принимаемых
из канала последовательных данных. Сбрасываются при приеме очередного байта данных или сигналом BINITL.
Назначение разрядов регистров управления и
состояния передатчика TCSR1 и TCSR2 для адаптеров А1.1 и А1.2:
разряды 15...13, 5...3, 1—не используются;
разряд 12 — используется для имитации тактовых сигналов генератора. Устанавливается и сбрасывается программно. Сбрасывается также сигналом BINITL;
разряд 7 — устанавливается аппаратно после
переписи байта данных из регистра TBUF [7...0]
в сдвигающий регистр передатчика или по сигналу
BINITL. TCSR [7] = 1 формирует запрос на прерывание от передатчика. Программно только читается. Сбрасывается при записи байта в регистр
TBUF [7...0];
разряд 6 — разрешает выдачу запроса на прерывание от передатчика при установленном разряде TCSR [7]. Программно читается и пишется.
Сбрасывается сигналом BINITL;
разряд 2 — устанавливается и сбрасывается программно. TCSR [2] = 1 позволяет проверить передачу данных приемника стыка С2 в шлейфном режиме, минуя схемы передатчика. Сбрасывается также
сигналом BINITL;
разряд 0 — устанавливается и сбрасывается
программно. При TCSR[0] = 1 в цепи 103 стыка С2
устанавливается потенциал логического нуля. Сбрасывается также сигналом BINITL.
Назначение разрядов буферных регистров передаваемых данных TBUF1 и TBUF2 для адаптеров А1.1 и А1.2:
разряды 15...8 — не используются;
разряды 7...0 —образуют буфер, предназначенный для хранения передаваемых данных. Загружаются параллельными
байтами программно.
Сбрасываются сигналом BINITL.
Адаптер А1.3 содержит четыре 16-разрядных
программно-управляемых регистра, указанных в
табл. 34.
Таблица
Наименование регистра

»

Мнемоника

34

Смешение
адреса

Операция на МПИ

RCSR3

0

Чтение, запись

RBUF3

2

Чтение

TCSR3

4

Чтение, запись

TBUF3

6

Запись

»

разряд 15 — устанавливается аппаратно, если
один из разрядов RBUF [14...12] установлен в единицу. Сбрасывается при приеме очередного байта
данных в регистр RBUF [7...0] или сигналом
BINITL;
разряд 14—устанавливается при переполнении
регистра RBUF [7...0]. Сбрасывается при приеме
очередного байта данных в регистр RBUF [7...0]
или сигналом BINITL;
разряд 13 — устанавливается при обнаружении
ошибки формата в принятом символе. Сбрасывается при приеме очередного байта данных в регистр
RBUF [7...0] или сигналом BINITL;
разряд 12 — устанавливается при обнаружении

Регистр управления и
состояния приемника
Буферный регистр принимаемых данных
Регистр управления и
состояния передатчика
Буферный регистр передаваемых данных

Назначение разрядов регистра управления и
состояния приемника RCSR3:
разряд 15 — указывает на ошибку при приеме
данных от внешнего устройства (отсутствие готовности ВУ). Программно только читается;
разряды 14...8, 5...1 — не используются;

разряд 7 — устанавливается приемом данных от
ВУ. RCSR3[7] = 1 формирует запрос на прерывание от приемника. Программно только читается.
Сбрасывается при чтении регистра RBUF3 [7...0],
сигналом
BINITL
или
сигналом
установки
RCSR3[0];
разряд 6 — разрешает выдачу запроса на прерывание от приемника, если RCSR3[7] = 1 или
RCSR3[15] = 1. Программно читается и пишется.
Сбрасывается сигналом BINITL;
разряд 0 — формирует сигнал запроса на ввод
символа от ВУ. Программно только пишется. Читается всегда нулем. Сбрасывается при приеме данных в регистр RBUF3 [7...0] или сигналом
BINITL.
Назначение разрядов буферного регистра принимаемых данных RBUF3:
разряды 15...8 — не используются;
разряды 7...0 — являются буфером данных, принимаемых от ВУ из параллельного 8-разрядного
канала.
Назначение разрядов регистра управления и состояния передатчика TCSR3:
разряд 15 — указывает на ошибку при передаче.
Отражает отсутствие готовности ВУ. Программно
только читается;
разряды 14...8, 5...О — не используются;
разряд 7—устанавливается аппаратно снятием
сигнала запроса от ВУ из интерфейса И Р П Р или
сигналом BINITL. TCSR3[7] формирует запрос на
прерывание от передатчика. Программно только
читается. Сбрасывается при занесении данных в
регистр TBUF3[7...0];
разряд 6 — разрешает выдачу запроса на прерывание от передатчика, если TCSR3[7] = 1 или
TCSR3[15] = 1. Программно читается и пишется.
Сбрасывается сигналом BINITL.
Назначение разрядов буферного регистра передаваемых данных TBUF3:
разряды 15...8 — не используются;
разряды 7...О — являются буфером данных, передаваемых в параллельный 8-разрядный канал.
Загружаются параллельными байтами программно.
Адаптер А1.4 содержит три 16-разрядных программно-управляемых регистра (табл. 35). НазнаТаблица
Наименопание регистра

Мнемоника

Регистр управления и RCSR4
состояния приемника-передатчика
Буферный регистр при- RBUF4
нимаемых данных
Буферный регистр пе- TBUF4
редаваемых данных

35

Смещение
адреса

Операция на МПИ

0

Чтение, запись

4

Чтение

2

Чтение, запись

чение разрядов регистра управления и состояния
приемника-передатчика RCSR4:
разряд 15 — готовность к передаче следующего
слова данных из МПИ в интерфейс ИРПР. Устанавливается аппаратно по снятию сигнала запроса от ВУ или сигналом BINITL. RCSR4[15] = 1
формирует запрос на прерывание от передатчика.
Программно только читается. Сбрасывается при
записи данных в регистр TBUF4;

разряды 14...8, 4...О — не используются;
разряд 7 — готовность к приему слова данных
из интерфейса И Р П Р и передаче его в МПИ. Устанавливается аппаратно перед приемом очередного слова в регистр RBUF4. RCSR4[7] = 1 формирует запрос на прерывание от приемника. Программно только читается. Сбрасывается при чтении регистра RBUF4 или сигналом BINITL;
разряд 6 — разрешает выдачу запроса на прерывание от приемника прп установленном разряде
RCSR4[7]. Программно читается и пишется. Сбрасывается сигналом BINITL;
разряд 5 — разрешает выдачу запроса на прерывание от передатчика при установленном разряде RCSR4[15]. Программно читается и пишется.
Сбрасывается сигналом BINITL.
Разряды регистра RBUF4 образуют буфер данных, принимаемых из параллельного 16-разрядного канала ПД, разряды регистра TBUF4 — буфер
данных, передаваемых в параллельный 16-разрядный канал ПД.
Помимо адаптеров А1.1...А1.4 в состав контроллера СМ 1425.7009 входят узел приемопередатчиков МПИ, узел сопряжения с МПИ и узел синхронизации. Контроллер осуществляет обмен данными между МПИ и каналами ПД под управлением
программы. Адаптеры могут работать одновременно. Перед началом обмена регистры RCSR, TCSR
загружаются управляющей информацией. Далее в
операциях вывода программно анализируется состояние разряда готовности TCSR. При наличии 1
в буферный регистр вывода TBUF адаптеров А1.1,
А1.2, А1.3 записывается байт данных, в адаптере
А1.4 —слово данных. При этом разряд готовности
TCSR сбрасывается в нуль. Адаптеры А1.1 и А1.2
преобразуют параллельные байты в последовательные коды и побнтио выдают их в каналы ПД. Адаптеры А1.3 и А1.4 передают в интерфейс И Р П Р параллельные коды. При освобождении буферного
регистра разряд готовности снова устанавливается
в единицу для получения следующего байта. В операциях ввода программно анализируется разряд
готовности регистра RCSR. При наличии 1 выполняется считывание байта данных из буферного регистра ввода в память ЭВМ через МПИ. Управление обменом может выполняться с помощью прерывания. Адаптеры Al.l, А1.2, А1.3 подключены к
четвертому уровню запроса, А1.4 — к пятому. Разрешение прерывания текущей программы при возникновении соответствующих условий в схемах
адаптеров управляется занесением 1 или 0 в определенные разряды регистра RCSR.
Узел сопряжения с МПИ выполняет арбитраж и обслуживание возникающих запросов. Узел
синхронизации обеспечивает тактировку передачи,
приема данных в адаптерах Л1.1 и А1.2. Адаптеры
А1.3 и А1.4 выполняют обменасинхронно.
ТЕХНИЧЕСКИЕ ДАННЫЕ
Тии и н т е р ф е й с а :
д л я а д а п т е р а Л 1.1
. .
для адаптера А1.2
. . .
д л я а д а п т е р о в Л 1.3 и Л 1.4

. . . .
. . . .

Скорость передачи данных для адаптеров
Л1.1 и А1.2, б и т / с
Дальность передачи, м

С2 с М У
С2 б е з - М У
ИРПР

150,300,000.
1200, 2400, 4800,
9600, 19 200
рекомендовано
до 15

Формат данных, бит:
для адаптеров А 1.1 и А 1.2 . .
для адаптера А1.3
. . .
для адаптера Л1.4
Способ передачи цифрового сигнала:
в адаптерах А 1.1 и А 1.2 . .

адресов в комплексе. Преобразование 18-разрядного адреса ОШ в 22-разрядный адрес МПИ с использованием регистра RA показано на рис. 23.

7 или 8
8
16

последовательный
асинхронный
параллельный
асинхронный

в адаптерах Л 1.3 и А 1.4
Режим организации связи с ВУ:
в адаптерах Л 1.1, Л 1.2 и А 1.4

одновременный
или поочередный двусторонний
поочередный
двусторонний

в адаптере А 1.3

Устройство согласования
системных интерфейсов
С М 1425.4511
Предназначено для работы в составе ВК СМ
1425 — подключения устройств с интерфейсом ОШ
и обеспечивает обмен информацией в режиме прямого доступа и режиме программного управления.
Типичное время задержки при прямом доступе со
стороны ОШ: при чтении между
сигналами
BUSMSYNL и BDINL 350 не, между сигналами
BRPLYL и BUSSSYNL 300 не; при записи между
сигналами BUSMSYNL и BDOUTL 450 не. Напряжение электропитания не более + 5 В; потребляемая мощность не более 15 Вт.
Конструктивно УССИ представляет собой один
блок элементов. При работе устройства прямого
доступа (УПД), подключенного к ОШ, УССИ выполняет преобразование 18-разрядного адреса интерфейса ОШ в 22-разрядный адрес МПИ. Обычно
УССИ работает в «прозрачном» режиме: 18-разрядная адресная зона ОШ отображается в младшие 256 Кбайт адресной зоны МПИ. Возможна работа на ОШ со всем адресным пространством
МПИ, т. е. адресная зона ОШ может соответствовать различным участкам адресной зоны МПИ.
Для организации такого режима работы в УССИ
имеется 6-разрядный адресуемый регистр расширения адреса RA. Старшие разряды адреса [21...
16] должны задаваться только в регистр RA (при
этом разряды расширения адреса 17...16 на ОШ
должны обнуляться). Адрес регистра RA может
выбираться в пределах от 17760000 до 17777776 и
задается перемычками на адресном наборном поле
УССИ согласно табл. 36 с учетом распределения
Таблица
Колодка
Контакты

S3

S2

36

S1

Рис. 23. Схема формирования в УССИ 22-разрядного
адреса МПИ из 18-разрядного адреса ОШ

Допускается подключать к УССИ со стороны
ОШ не более одного УПД. В случае подключения
большего количества необходимо обеспечить их поочередную работу.
При поставке в составе комплекса УССИ устанавливается в монтажном блоке ВК на свободное
место, но так, чтобы оно было самым крайним
устройством, считая от процессора, из всех установленных. Для подключения устройств к УССИ
следует использовать кабель ОШ, поставляемый
комплектно с УССИ. Кабель одним концом подключается к разъему ХЗ УССИ, а другим — ко
входному разъему ОШ первого подключаемого
устройства.

Накопители на несменных
магнитных дисках
Накопители на несменных жестких магнитных
дисках диаметром 130 мм с подвижными магнитными головками состоят из герметизированного
корпуса, устройства управления, а также механической и электромеханической частей. К контроллеру комплекса накопители подключаются через
интерфейс ИМД-М, соответствующий зарубежному
аналогу ST506. Конструктивно подключение осуществляется через два плоских кабеля, предназначенных соответственно для передачи данных и управляющих сигналов. Состав и назначение цепей
сигналов на разъемах интерфейса приведены в
табл. 37, 38. Линии управления, состояния и обме-

7-8 5-6 3-4 1-2 7 - 8 5 - 6 3-4 1-2 7-8 5-6 3-4 1-2

Таблица
Разряды адреса
BDAL [12 . . . 01] 12

11

10

9

8

7

6

5

4

3

2

1

П р и м е ч а н и я . 1. Если в соответствующем разряде адреса 1, перемычка отсутствует; если в соответствующем разряде адреса 0, перемычка устанавливается. 2. При автономной поставке УССИ перемычки устанавливаются с базовым
технологическим адресом 17777774; установлена перемычка
S1 1—2.

Номер
контакта

Наименование сигнала

1

Накопитель выбран

2

Земля
Запасной
Земля

3
4

Условное
обозначение

Источник
сигнала

DR
SELEC- НакопиTED-L
тель
То же
-L
»
RESERVED
»

37

Окончание табл. 37
Номер
контакта

Наименование сигнала

5

Запасной

6
7

Земля
Кабель установлен

8
9
10
11
12

13
14
15
16
17
18

19
20

Земля
Резервный
»

Земля

Условное
обозначение

Источник
сигнала

RESERVED

Накопитель
To же

X
OP CAB
DET-H
X
RESERVED
RESERVED

02

04
06
08
10
12

14
16
18

»
>

X

»

X
+ Данные записи
MFM
DATA+
— Данные записи
MFM
DATA—
Земля
X
»
X
+Данные воспроизMFM
ведения
DATA+
—Данные
воспроMFM
изведения
DATA—
Земля
X
»
X

>

20
22

24
26
28

30
32
34

Накопитель готов
Шаг
Выбор накопителя 1
Выбор накопителя 2
Выбор накопителя 3
Выбор накопителя 4
Направление

Рис. 24. Формат дорожки НМД:

Контроллер
То же

WRT
WRT

/ — индексная зона 3 0 # 4 Е ; А — синхрозона 1 3 * 0 0 ; At — специальный синхромаркер; В — 1 * 0 0 ;
£> — синхрозона
13*00;
Е — данные 512*/V/V ; W — 1 * 0 0 ;
N — 16*4Е; К — 352*
* 4 Е номинал; А М . И Д — адресный маркер зоны заголовка;
АМ.ДН — адресный маркер зоны данных; Проб. / , Проб. 2.
Проб,
3 — промежутки
синхронизации;
КЦК — контрольный
циклический код

»
»

Накопитель
То же

RD
RD

ние

ТЕХНИЧЕСКИЕ

»
>

Условное обозначе-

Уменьшенный
ток
RED WRT
записи
CUR-L
Выбор головки 22
HD SEL2-L
Запись
WRT GATE-L
Поиск закончен
SEEK COMPLETED
Дорожка 000
TRACK0-L
Ошибка записи
WRITE
FAULT-LВыбор головки 2°
HD SEL0-L
Кабель установлен
Выбор головки 21
Индекс

дорожки

»

>

маименопапие сигнала

Формат

»

Таблица
Номер
контакта

мощью контактных перемычек.
Н М Д представлен на рис. 24.

38

Источник
сигнала

Контроллер
То же
»

Накопитель
То же

ДАННЫЕ

Информационная емкость, Мбайт:
неформатированная . . .
форматированная
. . . .
Скорость обмена, Мбит/с . .
Метод записи
Среднее время доступа, мс
Плотность записи, не менее:
продольная (линейная), бит/мм
поперечная, дорожек/мм
Число дорожек на поверхности .
Время готовности к работе, с . .
Питание от источника постоянного
тока напряжением, В
Номинальный/максимальный поГгреб
ляемый ток от источника, А:
5 В
12 В
Потребляемая мощность, Вт . .
Габаритные размеры, мм
Масса, кг

СМ 5508
12,76
10/11

СМ5514.02
26,66
23,6

5
MFM
85

48,33

357,2
13,6
306
30

360
15
320
20
5; 12

2/4,5
1,2/1,5
30
86Х150Х
Х208
2,5

2/4,6
1/1,2
29
82,5Х146Х
Х240
3,3

»

Контроллер
OP CAB DET-H То же
»
HD SEL1-L
НакопиINDEX-L
тель
То же
READY-L
КонтролSTEP-L
лер
DR SEL1-L
То же
DR SEL2-L
DR SEL3-L
»
»
DR SEL4-L
>
DIR IN-L

на данными выполнены согласованным кабелем из
витых пар или плоского кабеля.
В ВК СМ 1425 используется последовательный
способ подключения накопителей. Схема накопителей имеет логику выбора для их адресации с по-

Накопитель
на гибком магнитном диске
СМ 5640
Является накопителем на миниатюрном гибком
магнитном диске диаметром 130 мм с максимальной емкостью памяти 400 Кбайт при способе записи MFM. Электропитание накопителя обеспечивается от вторичного источника постоянного стабилизированного напряжения ВК. В качестве носителя
данных применяется мини-дискета диаметром 130 мм
(5,25")» которая предназначается для работы с
двойной плотностью записи, двойной плотностью
дорожек (96 tpi) и количеством дорожек 80.
Накопитель подключается с помощью 26-полюсного разъема (вилки) 102-26 ТГЛ2931/04 производства ГДР. На кабеле используется розетка 22226 ТГЛ29331/04-7. Д л я
подключения
питания
применяется 10-полюсный разъем ТГЛ29331/04. Перечень сигналов интерфейса приведен в табл. 39.
Формат дорожки НГМД представлен на рис. 25.

Рис. 25. Формат дорожки НГМД:
\ — индексная зона 3 2 ^ 4 ; А — синхрозона 12^00; А1 — специальный синхромаркер 3 ^ A 1 ;
D — синхрозона 1 2 ^ 0 0 ; N —
3 6 * 4 Е ; /С— 118Ж4Е номинал; Цилиндр — номер дорожки от
00 до 01. 1 байт; Поверхность — сторона ГМД от 00 д о 01,
1 байт; Сектор — адрес сектора от 01 д о OA, 1 байт; Дл. с —
признак длины сектора, 1 байт 02; КЦК — контрольный циклический код 2 байта, начиная с А1 (остальные обозначения
см. в рис. 24)

Таблица
Наименование сигнала

Обозначение

В6

/SE
/SE
/SE
/SE
1ST

А4
В5
А5
А2
А7

/WE
/SD

А9
В7

/IX

A3

Дорожка 00
Блокировка записи
Готовность
Данные записи

ДО
/WP
/RDY
/WD

В10

Данные воспроизведения

/RD

В12

Выбор накопителя 0
Выбор накопителя 1
Выбор накопителя 2
Выбор накопителя 3
Шаговое позиционирование магнитной головки
Разрешение записи
Направление позиционирования головки
Индекс

ТЕХНИЧЕСКИЕ

Источник
сигнала

Номер
контакта

/МО

Включение двигателя

39

Контроллер
То же
>

»
»
>

»
>

Накопитель
То же
»

В11

А13
В11

»
Контроллер
То же

ДАННЫЕ

Количество рабочих поверхностей . . .
Плотность записи, бит/мм
Плотность дорожек, мм - 1
Частота вращения диска, мнн -1 . . . .
Количество дорожек
Скорость передачи данных, Мбит/с . . .
Питание от источника постоянного тока напряжением, В
Ток, потребляемый от источника, А:
5 В
12 В
Габаритные размеры, мм
Масса, кг

1
220
3,78
300±6
80
250
5; 12
0,9—1
1—2,2
146,1X82,6X210
1,5

Видеотерминал растровый
С М 7238
Видеотерминал растровый СМ 7238 выпускается трех модификаций. Основное исполнение СМ
7238 предназначено для отображения алфавитноцифровой и псевдографической информации с воз-

можностью вывода ее на внешнее устройство печати. Исполнение СМ 7238.01 дополнительно имеет
возможность отображения графической информации с системой команд TEKTRONIX 4010/4014 и
отображения информации на внешнем цветном мониторе. Исполнение СМ 7238.02 не имеет вывода
на печать, но имеет возможность отображения графической информации с системой команд REGIS
и отображения информации на внешнем цветном
видеомониторе.
Видеотерминал снабжен портом связи с ЭВМ и
обеспечивает работу с ней по стыку С2 в соответствии с требованиями ГОСТ 18145—81 и ГОСТ
23675—79. Видеотерминалы выпускаются также в
варианте с интерфейсом ИРПС в соответствии с
НМ МПК по ВТ 10—78. Подключение печатающего устройства к видеотерминалу идет по стыку С2
со скоростью обмена 150...9600 бит/с. Обмен информацией с комплексом производится в 7-битном
коде (КОИ-7) и 8-битном коде (КОИ-8) согласно
ГОСТ 19768—74. Скорость обмена информацией с
внешним печатающим устройством до 9600 бит/с.
Видеотерминал СМ 7238 имеет в своем составе
средства проверки функционирования узлов с помощью набора встроенных тестов диагностики.
ТЕХНИЧЕСКИЕ

ДАННЫЕ

Количество отображаемых символов . .
Емкость буферной памяти, Кслов . . .
Максимальное число строк
Число разновидностей символов в наборе
Максимальное число символов в строке .
Формат матрицы:
символа
изображения программируемых символов
Число адресуемых точек графического изображения
Размер поля отображения растровой графической информации, мм
Количество градаций яркости
Количество одновременно отображаемых
цветов на внешнем цветном видеомониторе
Скорость обмена информацией, бит/с . .
Питание от сети переменного тока:
напряжение, В
частота, Гц
Потребляемая мощность, В-А
Габаритные размеры, мм:
модуля дисплейного
клавиатуры
Масса, кг

1920
3,3
24
332
80 или 132
7X8
8X10
512x250
210X190
4
4
19 200
220
50
140
ocnwnn
oJn
505X55X240
19,5

Устройство последовательной
печати С М 6329.02
СМ 6329 представляет собой экономичное печатающее устройство со средней скоростью печати и
игловой системой получения изображения. Благодаря кассетному принципу подключения к интерфейсу вид его определяется по заказу:
стык С2 (RS232C V.24) со скоростью обмена
150, 200, 300, 1200, 2400, 4800, 9600 бит/с;
ИРПС (токовая петля 20 мА) со скоростью 150,
200, 300, 1200, 2400, 4800, 9600 бит/с;
ИРПР;
параллельный интерфейс CENTRONICS.
Устройство поддерживает стандарт на передачу
информации EPSON ESC/-P80. или ESC/-P81. Обеспечивает работу как в текстовом, так и в графическом режиме.

ТЕХНИЧЕСКИЕ ДАННЫЕ
Принцип печати

. . . иглопечатающее
матричное устройство последователыюго
действия
100
в двух напраьлениях с логической имитацией движения головки
9

Скорость печати, знаков/с .
Направлсние печати . . .

Количество иголок . . . .
Ширина формуляров, мм:
непрерывного сфальцованного а красвой перфорацией

130—420

рулонного диаметром не более 128 мм 85—420
Количество печатаемых экземпляров . . оригинал и 2 копии
Растр символов, точек
9x9
Число символов s наборе
95 и 3 различных набора
Размеры символов
. . . .
/6
вариантов
шрифтов, выбираемых переключателями
или
программно
Питание от сети переменного тока:
напряжение, В
220
частота, Гц
50
Потребляемая мощность, В-А
70
Габаритные размеры, мм
540X290X140
Масса, кг
10

ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ
Встроенная программа
загрузки и диагностики
Процессор имеет ПЗУ емкостью 8К 16-разрядных слов (две ИМС 8 К Х 8 бит) для размещения
программ встроенных тестов, программ-загрузчиков
и вспомогательных программ. Назначение встроенных тестов — самотестирование процессора и памяти при включении питания, дополнительное тестирование связей устройств внешней памяти и консольного терминала с процессором и оперативной
памятью, а также организация самотестирования
процессора в прогонном режиме. Программы-загрузчики обеспечивают начальную загрузку программ с устройств внешней памяти и линий связи,
вспомогательные программы — диалог с оператором, копирование, сохранение и восстановление дисковой памяти.
Для связи с оператором встроенные тесты используют консольный видеотерминал, а также регистры BCR и BDR. Регистр BCR только читается,
регистр BDR только пишется. Оба они имеют на
шине один и тот же адрес 17777524. BCR — 16-разрядный регистр управления загрузчиком. Разряды
8...15 не используются. Значение BCR[0...7] определяется состоянием 8 переключателей на плате пульта диагностики, задающих режимы работы тестов.
BDR — регистр индикации загрузчика. Значение
разрядов 0...5 высвечивается 6 светодиодами на
плате пульта диагностики.
ПЗУ емкостью 32 Кслов адресуется через две
области адресов по 256 слов каждая: 17773000...
17773777 и 17765000... 17765777, которые называются соответственно «окно 173000» и «окно 165000».
Для доступа ко всему объему ПЗУ через эти два
окна используется регистр управления выбором
слоя PCR. Регистр только записывается, его адрес
на шине 17777522, формат представлен на рис. 26.
При обращении к области адресов шины от
17773000 до 17773777 адрес ячейки ПЗУ формиру-

15

9 8 7

Номер слоя для окна
173ффф

i

1 ф

::лон Orя окна
' 155 £"9

Рис. 26. Формат регистра PCR

ется из битов PCR[9...l5] (старшие разряды адреса ПЗУ) и битов [8...1] адреса шины (младшие
разряды адреса ПЗУ). При обращении к области
адресов шины 17765000... 17765777 адрес ячейки
ПЗУ формируется из битов PCR[7...1] и битов
[8...1] адреса шины. Разряд 0 адреса шины используется при чтении ПЗУ в байтовых операциях. Физически разряд 0 соответствует выбору одной из
двух ИМС. Старшие разряды адреса ПЗУ, формируемые по PCR, называются номером слоя (семь
разрядов позволяют адресовать 128 слоев), а младшие — адресом ячейки в слое. Так как регистр
PCR читается всегда нулями, определить содержимое разрядов PCR[9...15] и PCRJ1...7] можно, прочитав ячейки 17773774 и 17765774 соответственно в
каждом слое.

Тестовое обеспечение
Тестовое программное обеспечение ВК СМ
1425—ТОС 1425 позволяет осуществить проверку
функционирования как СМ 1425 в целом, так и его
отдельных устройств, представляет собой комплекс
испытательных (тестовых) программ и содержит
управляющую часть, средства мультипрограммной
проверки, тестовые программы и справочно-информационные файлы. Как программная система с широким набором выполняемых функций по организации программной проверки ТОС 1425 обладает
следующими свойствами:
расширяемостью по составу проверяемых устройств и тестовых программ;
унифицированностью требований к структуре и
оформлению тестовых программ и их интерфейсу
с управляющими программами;
возможностью получения справочной информации по системе.
ТОС 1425 позволяет хранить все тестовое обеспечение на магнитных носителях, причем допускается копирование и проверка текстовых файлов.
Управляющая часть системы—это мониторы, драйверы, служебные программы, обеспечивающие подготовку и управление процессом программной проверки. Средства мультипрограммной проверки обеспечивают создание и выполнение комплексных
тестов для проверки ВК СМ 1425 в мультипрограммном режиме. Справочно-информационные файлы
служат для облегчения пользования ТОС 1425 и

предусматривают возможность получения справочной информации. В состав ТОС 1425 входят тесты
процессора, оперативной памяти и внешних устройств.
ТОС 1425 включена в вычислительный комплекс
СМ 1425 в качестве составной части и функционирует на ВК СМ 1425 с емкостью оперативной памяти не менее 512 Кбайт при следующем минимальном составе внешних устройств: комбинированный контроллер НГМД и НМД, консольный терминал, накопитель на ГМД. ТОС 1425 программно
совместима с тестовой диагностической операционной системой ТЕДОС. Носителями данных ТОС
1425 являются гибкие диски типа ГМД-130.

Системное программное
обеспечение
ОС РВМ— многофункциональная операционная система реального времени, предназначенная
для ЭВМ типа СМ 1425 и СМ 1420. ОС РВМ используется для обеспечения быстрого ответа на событие реального времени, управления технологическими и научными экспериментами в реальном
времени, расчетов научно-технического характера
с повышенными требованиями к емкости памяти,
автоматизированного проектирования с использованием мультипрограммного режима, разработки
и отладки программ с применением языков программирования высокого уровня в интерактивном
режиме. ОС РВМ может иметь целевое назначение
или быть универсальной многотерминальной системой, используемой многими пользователями. Применяется в качестве базовой операционной системы в локальных многомашинных и территориально-распределенных управляющих вычислительных
комплексах для организации работы распределенных систем.
ОС РВМ обеспечивает: эффективное использование ресурсов комплекса; удобство работы пользователя; мультипрограммную работу в режиме реального времени, разделения времени и в пакетном
режиме; пакетное управление выполнением задач;
управление разделением оперативной памяти на
память инструкций и память данных; управление
выполнением системных и пользовательских программ в трех режимах работы процессора; управление файлами с последовательной, относительной и
индексно-последовательной организацией; обслуживание операций ввода-вывода в реальном масштабе времени; возможность организации сетей

ЭВМ и файловой структуры на дисках и магнитных лентах разных типов; использование набора
внешних устройств из номенклатуры СМ ЭВМ;
подключение пользовательских драйверов для дополнительных внешних устройств; динамическое
распределение и уплотнение памяти объемом до
4 Мбайт; динамическую загрузку задач с диска и
выгрузку их на диск. В ОС РВМ реализована совместимость по основным параметрам с операционной системой ОС РВЗ и возможность передачи
файлов между томами с файловой структурой ДОС,
РАФОС, РАФОС-2.
ОС РВМ рассчитана на работу с разнообразным оборудованием. В зависимости от конкретного
применения ОС РВМ генерируются ее различные
версии: от небольших систем для лабораторных
исследований до больших систем, включающих
средства для межмашинных взаимодействий локальных и распределенных многомашинных управляющих вычислительных комплексов.
В ОС РВМ включены следующие языки программирования:
МАКРОАССЕМБЛЕР,
ФОРТРАН-77, КОБОЛ, БЕЙСИК, ПАСКАЛЬ.
Язык МАКРОАССЕМБЛЕР является стандартным языком программирования для ОС РВМ.
Ихмеет полный набор средств символического кодирования инструкций процессора, средств распределения памяти, секционирования, программ; позволяет использовать как системные макрокоманды,
так и макрокоманды, написанные пользователем.
Язык ФОРТРАН-77 в ОС РВМ используется
для программирования вычислительных задач, а
также задач, работающих в реальном времени.
Язык КОБОЛ ориентирован на решение экономических задач. Он позволяет писать программы
преимущественно для экономических приложений
на языке, достаточно близком к обычному.
БЕЙСИК — один из наиболее простых языков
программирования, использующий простые операторы и хорошо известные математические выражения для выполнения различных операций. Он позволяет пользователю для написания простых программ ограничиваться элементарными операторами
и имеет средства для написания и отладки сложных программ.
ПАСКАЛЬ — это язык высокого уровня, позволяющий использовать принципы структурного программирования.
При разработке программ пользователю следует иметь в виду, что для представления символов ОС РВМ использует кодовую таблицу КОИ-8
с упорядоченным русским алфавитом.

Приложение 1

СИСТЕМА
Все команды с учетом выполняемых действий
и используемых форматов разбиты на одноадресные, двухадресные, команды ветвлений, команды
перехода и работы с подпрограммой, команды прерываний, команды изменения признаков, прочие
команды управления программой.
При описании команд и режимов адресации используются следующие обозначения:
ОР —код команды;
OFF — смещение в командах перехода;

КОМАНД
DM — режим адресации приемника;
DR — номер регистра общего назначения приемника;
SM — режим адресации источника;
SR — номер регистра общего назначения источника;
R — номер регистра общего назначения;
(R) —содержимое регистра общего назначения;
(XXX) — содержимое XXX;
DD или DST — адрес приемника;

SS или SRC— адрес источника;
а — признак косвенного режима адресации;
X — содержимое следующего
(второго или
третьего слова) команды при индексной
адресации;
А — функция «И» (логическое умножение);
V — функция «ИЛИ» (логическое сложение);
+ — функция «Исключающее ИЛИ» (сложение по модулю 2);
"] — функция «НЕ» (инверсия);
ч - — «Становится»;
(SP)H
выборка из стека;
— ( S P ) — з а п и с ь в стек;
N — разряд признака отрицательного числа в
слове состояния;
Z — разряд признака нуля в слове состояния;
V — разряд признака переполнения в слове
состояния;
С — разряд признака переноса в слове состояния;
TEMP — внутренний регистр процессора, используемый для временного хранения информации.
РЕЖИМЫ АДРЕСАЦИИ

В процессоре используются 8 режимов адресации. Код режима адресации указывается в команде. Можно выделить два вида адресации — прямую
и косвенную. В первом случае адресным полем
команды определяется адрес операнда, во втором—
адрес адреса операнда. Режимы адресации приведены в табл. 40.
Таблица
Код

ООО
001

010

Мнемоника

Название

40

Режим

РегистСодержимое регистра являровый
ется операндом
КосвенaR или (R)
Содержимое регистра являетный регист- ся адресом операнда
ровый
АвтоувеСодержимое
регистра ис(R)+
личение
пользуется как адрес операнда, а затем увеличивается на
1 или 2
R

011

«(R) +

100

-(R)

101

а

—(R)

110

X(R)

111

flX(R)

КосвенСодержимое регистра испольный с авто- зуется как адрес адреса опеувеличениранда, а затем увеличивается
ем
на 2
АвтоСодержимое регистра уменьуменьшешается на 1 или 2, а затем используется как адрес операнда
ние
Косвенный с автоуменьшением
Индексный

Содержимое регистра уменьшается на 2, затем используется как адрес адреса операнда

Содержимое регистра суммируется со значением индекса
X, находящимся в следующем
:лове команды. Полученная
сумма является адресом операнда
КосвенСодержимое регистра сумный индекс- мируется со значением X, наный
ходящимся в следующем слове
команды. Сумма является адресом адреса операнда

Регистр R7 (PC) также может быть использован в любом режиме адресации. Но на практике
имеет смысл использовать его только в четырех
режимах, указанных в табл. 41.
Таблица

Код

Мнемоника

010

#

Название

Непосредственный
Абсолютный

Oil

аф А

110

А

Относительный

111

аА

Косвенно относительный

41

Режим

Содержимое ячейки, следующей за первым словом команды, является операндом
Содержимое ячейки А, следующей за первым словом
команды, является
адресом
операнда
Содержимое ячейки, следующей за первым словом команды, суммируется с содержимым
PC. Полученная сумма А является адресом операнда
Содержимое ячейки, следующей за первым словом команды, суммируется с содержимым
PC. Полученная сумма А является адресом адреса операнда

Режимы адресации 6 и 7 называются относительными потому, что адрес вычисляется относительно текущего содержимого PC. Содержимое
второго слова команды указывает расстояние (в
байтах) между адресом или адресом адреса операнда и текущим адресом в PC.
Все вышеупомянутые способы адресации показаны на рис. 27.

регистра. Исключение составляют команды MOV,
MFPS, при выполнении которых знак операнда
расширяется в старшие (15...8) разряды регистраприемника.
ФОРМАТЫ КОМАНД

Одноадресные команды (рис. 28) выполняют
действия над одним операндом; в разрядах 5...О
задается адрес приемника (DM, DR) или адрес
источника (SM, SR). Двухадресные команды обычно выполняют действия над двумя операндами и
адресуют источник и приемник. В формате на
рис. 29, а поля DR, DM адресуют приемник, а поля
SM, SR — источник. На рис. 29,6 показан формат
двухадресной команды, в котором разряды 5...0
задают адрес источника или приемника, а второй
операнд всегда находится в регистре общего назначения, задаваемом полем R.

Рис. 28. Формат одноадресных команд и команды JMP

Рис. 29. Формат двухадресных команд:
а — общий;

Рис. 27. Режимы адресации:
а —прямой регистровый
R; б — косвенный регистровый ( R ) ; в —
прямой с автоувеличеннем ( R ) + ; г — косвенный с автоувеличением
c ( R ) + ; о — прямой с автоуменьшеннем — ( R ) ; е — косвенный с автоуменьшением a — ( R ) ; ж —прямой индексный X ( R ) ;
з — косвенный индексный
aX(R); и — непосредственная адресация
к — абсолютная адресация
я^А;
л — относительная
адресация А; м — косвенно относительная адресация
аА

БАЙТОВЫЕ КОМАНДЫ

Байтовые команды имеют такие же формат, алгоритм, описание, установку признаков, что и соответствующие команды, оперирующие со словами.
В байтовых командах с регистровой адресацией обрабатывается только младший байт адресуемого

б — команд
команд

с

регистрами-приемниками
JSR , XOR

и

В командах ветвления (рис. 30, а) в поле OFF
задается смещение со знаком, определяющее адрес
ветвления относительно значения счетчика команд
PC при выполнении условия ветвления. В формате
команд ЕМТ, TRAP (рис. 30,6) в поле UC записывается код пользователя, определяющий подпрограмму перехода. Безадресные команды (рис. 30, в)
содержат в поле команды только код операции.
В командах изменения признаков (рис. 30, г) в раз-,
рядах 3...0 указывается, какие из разрядов текущего слова состояния PSW, содержащие признаки,
необходимо сбросить в нуль, если четвертый разряд
команды равен нулю, или установить в единицу,
если четвертый разряд команды равен единице.
В команде RTS (рис. 30,5) в разрядах 2...0 указывается адрес регистра связи, содержащего адрес
возврата. В команде MARK (рис. 30, е) в поле
NN указывается величина,
на которую должен
быть сокращен стек. В команде SOB (рис. 30, ж)
в шести младших разрядах (NN) указывается величина смещения для определения адреса при переходе по счетчику, а в поле R — регистр, в котором организован счетчик.
В описание каждой команды входят ее наименование, мнемоническое обозначение на языке
МАКРОАССЕМБЛЕР,
условное
обозначение,
включающее восьмеричный код операции, алгоритм

Рис. 30. Форматы команд:
a — ветвлений;
б — ЕМТ, TRAP;
в — безадресных
ВРТ. ЮТ,
RTT. MFPT; г — и з м е н е н и я признаков;
RTS; е — MARK; ж — S O B

RTI,
д —

выполнения команды, правила установки признаков и краткое пояснение действий, выполняемых
командой.
Одноадресные команды
Перестановка байтов:
SWAB
0003DD.
Действие: байт 1-